1、第 1 页 共 38 页基于 CPLD的小型加速度测试系统的设计摘要本文旨在设计一种基于 CPLD 的小型弹载加速度测试仪。文章在分析抛撒弹的加速度特征的基础上，提出测试抛撒弹加速度的总体方案，阐述了了小型加速度测试仪的硬件设计和用 VHDL 语言控制 CPLD 的原理和应用，介绍了 ISE 软件的应用，最后对系统进行验证，证明其正确性和可行性。关键词：CPLD, VHDL 语言, 加速度测试仪第 2 页 共 38 页Missile2borne Storage Measurement and Test Instrument of Acceleration Based on CPLDAbstra
2、ctThis paper aims to design a small CPLD-based Missile Test acceleration. The paper analyzes the characteristics of the acceleration of missile throw proposed based on the acceleration of the overall test program throw bombs, described a small acceleration hardware design and test instrument control
3、 CPLD with VHDL, principles and applications, introduces the ISE software applications, and finally the system have proved the correctness and feasibility.Key words: CPLD, VHDL language, acceleration test1 绪论1.1 本课题的来源、目的及意义进入二十一世纪，和平发展已成为世界的主流。在新一届领导上台以后，中国提出了和平崛起的口号。然而，国际形势复杂多变，超级大国、发达经济国家与第三世界的矛盾
4、从未平息。由于资源紧缺导致的能源危机更加剧了这一矛盾。我国作为正在崛起中的大国，尤其是作为共产主义国家中唯一的一个在世界上拥有话语权的大国，被超级大国和西方资本主义发达国家视为潜在的巨大威胁。我国周边形势不容乐观，接壤的国家大部分都与我国有领土、领海争端。日本占据我国钓鱼岛和琉球群岛，越南、印尼等东南亚国家将我国南海大部分岛屿和海域占为己有，大肆进行石油开采，东南亚国家的排华心态一直未曾稍减。国家的统一大业尚未完成，时刻提醒我们保持警惕。为了确保我国和平崛起的发展道路畅通无阻，强有力的现代化军事力量后盾必不可少！我国在韬光养晦几十年之后，必须加快军事现代化的步伐！精确制导是现代化武器的一个重要
5、发展方向。作战过程中盲目投放大量的武第 3 页 共 38 页器和潜在性破坏弹药造成大规模非军事人员的杀伤与民用设施的破坏，在战后遗留的民用设施重建和人道主义救援问题一直是大众舆论谴责的焦点。如何有效地最大化杀伤敌方军事人员和打击战略目标，尽量减少对平民的伤害和非军事设施的毁坏，也就是精确命中目标或造成目标不能再有效执行任务而不影响非军事人员与设施，是精确制导的意义所在。要实现精确制导，必须熟悉战场上敌方的情况。在一些特殊的局部战场，如山地战，间谍卫星能发挥的作用有限，也不可能给每个战术小单位都提供目标的侦查数据。在这种情况下，侦查弹、无人机等局部战场侦察设备就发挥了至关重要的作用。侦查弹不仅可
6、以为连级单位提供一种快速有效的战场信息实时感知手段，同时也是一款比无人机更快速的迫击炮弹道修正和制导装置。而为了对敌方的精确制导类武器或敌方侦察设备进行反制和干扰，以减少我方的伤亡和损失，干扰弹的研究也就成了一个重要的方向。子母弹将子弹置于母弹舱内，当母弹到达目标上空一定高度，打开弹舱将子弹推出。根据不同战术要求，母弹可以携带反机场跑道爆破子导弹、反坦克穿甲子导弹以及各种智能型子导弹和诱饵弹，也可以携带各种作战辅助类型弹，如干扰弹和侦查弹等。子母弹有如下特点：极低的费效比、一种(或多种)子弹对不同母弹的高度通用性及具有纵深大面积多目标打击能力。由于毁伤作用的特殊性及子弹的多样性使子母弹成为当今
7、世界军事研究的重点之一,许多国家都在大力发展子母弹导弹,努力提高其作战效能 1。一般而言，子母弹的发展主要集中在子弹的作用效果本身和如何从母弹上按所需散布抛撒，并使其作用效果达到最佳的技术问题。最早的研究针对炮弹，火箭弹的抛撒，以后是研究导弹运载子弹的抛撒，最后还包括在高速载入体上作抛撒与分导的问题，总之，无论发展到什么阶段，子母弹子弹抛撒过程的运动参数对于子弹的精确制导、准确打击目标等都是非常关键的因素，而加速度的测试又是其中的一个非常重要的参数，由于导弹子母弹适应各类环境的作战需求，抛撒加速度测量场合伴随着爆炸,不方便外引线的存在;被测体能提供给测试仪的空间有限,所以测试仪的体积越小越好。
8、中北大学祖静教授于 20 世纪 80 年代提出的存储测试技术有着体积微小和测试时不需要引线以及不需要对外界的电磁辐射等突出特点 2。国内常见以单片机和 ASIC 芯片作为主控芯片测量加速度的介绍。单片机程序易跑飞、难以实现高速采样，ASIC 成本太高、不能扩展。故提出了一种采第 4 页 共 38 页用存储测试技术测量抛撒加速度的方法。1.2 国内外研究现状存储测试技术是从七十年代开始的一种新的弹上参数的测试技术.。存储测试是把存储测试仪与微型数据采集在对影响在允许范围内或被测对象无影响的条件下放入被测体内，实时现场快速记忆与采集信息，记录完后回收测试仪，由计算机处理和再现测试信息的一种动态测试
9、技术。从 20 世纪 70 年代末期，国外开始从事存储测试技术方面的研究，80 年代初期，国外某学者提出了“应用于弹丸测试的先进的数字存储测试仪 ”概念，阐述了动态存储测试的设计方法以及存储测试可能会遇到的困难，指出与无线电遥测仪相比存储测试仪器结构更为简单、无需发送天线、体积小、功耗低。随着封装强化技术及微电子学技术的发展，大大提高了弹载存储测试仪的存储容量和抗过载能力。有文献提供了存储测试系统其采样频率 2MHZ，存储容量128KB，测量范围达 10 万个 g，体积仅有直径 25.457.4mm3。20 世纪 80 年代初，国内开始研究引信数据的存储测试技术，存储遥测的概念 3被提出。国内
10、的华北工学院（现中北大学）首先祖静教授应用存储测试技术研制成功了用于火炮膛压测试的“放入式电子测压器”。国内的华北工学院（现中北大学）采用了存储测试技术成功的获取了火箭扫雷弹外弹道加速度曲线。张文栋教授 1986 年探索性的研究了弹载数据采集与存储测试系统设计方法和 应用 4。并且在 1988 年研制出适用于引信测试的引信动态数据存储测试系统 5。祖静教授等在 1993 年对若干存储测试技术的理论问题和实践作了全面深入的研究。发展子母弹技术是当今地地战术导弹的发展趋势之一。子母弹可以把整体弹头集中在一起的毁伤能量,分散为若干点的毁伤能量,且按目标特性和弹头威力所要求的分布特点,使子弹落点达到有
11、规率的最佳分布,从而极大地提高了弹头的毁伤效力。具有攻击面大,突防能力强的特点,特别适宜攻击战役战术纵深内集结的人员,坦克群装甲车辆以及机场等重要目标。因此,世界各国都很重视子母弹头的研制和发展,投入了大量的人力物力进行子母弹研究,使子母弹技术得到了飞速发展。在子母弹的应用过程中,子弹的最佳散布状态使子弹命中目标的概率最大。目前而言，美国在子母弹的研究领域处于领先的地位，在刚刚结束的伊拉克战争中，美国空军首次使用了装有 3700 多个金属穿透杆、装有风修正制导组件的第 5 页 共 38 页CBU-107 制导子母炸弹。在 CBU-107 中，共装有 350 个 360 毫米的金属杆、1000个
12、 180 毫米的金属杆和 2400 个 51 毫米的金属杆，真可谓是“弹如雨下” 。在伊拉克战争中，F-16、F-15E 和 B-52 都使用了这种炸弹。美国空军对这种炸弹使用效果非常“满意”近年来,国内对子母弹的相关研究很多。而对子弹抛撒加速度的测量,相关研究少，目前，国内的研究刚刚起步，仅有哈尔滨工程大学、华中理工大学等少数几所高校在进行此方面研究。它突出的优点是：低成本、低功率、长寿命、高可靠性、快速反应等；缺点是：安装复杂、对加速度计的安装精度要求高、多加计造成测试系统体积偏大、解算复杂等。1.3 本论文主要内容本课题主要研究在不同环境下的小型加速度测试技术。熟悉 VHDL 语言和CP
13、LD 的应用及 ISE 软件的操作，掌握测试仪的工作原理，对各部分的功能和软件进行了说明，根据要求设计出基于 CPLD 的小型加速度测试系统，编写控制程序，最后对程序进行调试，撰写毕业设计说明书。2 数据采集系统的基础理论和主要技术指标2.1 数据采集基本理论“数据采集”是指将各种模拟量进行采集、转换成数字量，再进行存储、处理、显示或打印的过程。相应的系统称为数据采集系统。数据采集的基本理论包括采样定理、量化与量化误差、编码、数据采集的有效位数等，下面分别加以讨论。2.2 模拟信号的数字化过程自然界中的物理量，大多是在时间上和幅值上均连续变化的模拟量，或称为连续时间函数，需要以模拟量的形式而信
14、息处理多由数字计算机来实现，处理的结果又常常“反馈”给外界的物理系统。这里就需要解决模拟量与数字量之间的相互转化问题，即采样与重构(恢复)的问题。这个问题也是数据采集系统的核心问题 6我们现在重点讨论的数据采集系统可以简化成一路数字信号的形成过程。由第 6 页 共 38 页传感设备传来的模拟信号 x(t)首先经过一个预采样滤波器进行初步处理，主要是为满足采样定理的要求而滤除高频干扰，然后由采样器按照预定的时间间隔 Ts 对模拟信号离散化得到离散时间信号 Xs(nTs)，再经过量化变为量化信号执 Xq(nTs)，再由模数转换器(ADC)把离散子样进行量化与编码转换为数字信号 X(n)，使之变成数
15、字信号送到处理器进行数字处理，处理器一般由数字计算机来承担，处理结果再由数模转换器(DAC)转换成模拟量，经过平滑滤波器做平滑处理后送到外界系统中去。2.3 采样定理在进行模拟/数字信号的转换过程中，当采样频率 fs.max 大于信号中，最高频率 fmax 的 2 倍时，即：fs.max=2fmax,则采样之后的数字信号完整地保留了原始信号中的信息，一般实际应用中保证采样频率为信号最高频率的 510 倍；采样定理又称奈奎斯特定理。2.3.1 采样方式有两种基本的数字化采样方式:“实时采样”与“等效时间采样”。1、实时采样对于“实时采样”，当数字化一开始，信号波形的第一个采样点就被采入并数字化，
16、然后，经过一个采样间隔，再采入第二个样本。这样一直将整个信号波形数字化后存入波形存储器。实时采样的主要优点在于信号波形一到就采入，因此适用于任何形式的信号波形，重复的或不重复的，单次的或连续的。又由于所有采样点是以时间为顺序，因而易于实现波形显示功能。“实时采样”的主要缺点是时间分辨率较差。每个采样点的采入、量化、存储，必须在小于采样间隔的时间内全部完成。若对信号的时间分辨率要求很高，比如采样间隔只有几百或几十纳秒时，那么每个采样点的数字化工作就可能来不及做了。“实时采样”除了通常使用的“定时采样”(即“等间隔采样，)外，还常常使用“变步长采样”，即“等点采样”。这种采样方法不论被测信号频率为
17、多第 7 页 共 38 页少，一个信号周期内均匀采样点数总共为 N 个。由于采样信号周期随被测信号周期变化，故通常称为“变步长采样”。2、等效时间采样“等效时间采样”技术可以实现很高的数字化转换速率。然而，这种技术要求信号波形是可以重复产生的。由于波形可以重复取得，故采样可以用较慢速度进行。采样的样本可以是时序的(步进、步退、差频)，也可以是随机的。这样就可以把许多采集的样本合成一个采样密度高的波形。一般也常将“等效时间采样”称为“变换采样”。2.3.2 量化与量化误差(1) 量化量化就是把采样信号的幅值与量化单位比较。量化单位 q 定义为量化器满量程电压 FsRu(r11sacl。Rnage
18、)与 2”比2nFSRq其中 n 是量化器的位数。显然，量化器的位数越多，量化单位越小习 D 的精度就越高。在实际电路中，量化和编码是同时进行的。编码是把量化信号的电平用数字代码表示出来，最常用的编码形式是二进制编码。(2) 量化方法“只舍不入”的量化方法所谓“只舍不入”量化，是指信号幅度小于量化单位的部分，一律舍去。“有舍有入”的量化方法“有舍有入”的量化是将采样信号幅值与量化电平相比较，如果它们的差值小于 q/2，则将这部分舍去，若大于或等于 q/2，则将这部分计入。(3) 量化的误差由量化引起的误差成为量化误差。记为 ee=Xs(nTs)一 Xq(nTs)式中 Xs(nTs)一一采样信号
19、 xq(nTs)一一量化信号 第 8 页 共 38 页2.3.3 编码与孔径时间1 编码模数转换器有的是单极性工作的，其工作范围由序 0 一 VFS。在单极性二进制(Unipolar Binary)编码中常采用的有直接二进制(Straight Binary)编码和互补二进制(Complementary Binary)力编码。对于直接二进制编码，有如下公式 12NnoutfsaV其中，an=1 或 0。通过引入适当的偏置，模数转换器可以在双极性方式下工作。双极性转换器可以应多种二进制编码格式。最简单的是偏移二进制码(offset Binary)，其代码简单地偏移了一个满刻度偏移值。表达式如下：
20、12NnoutfsaV2 孔径时间采用 ADC 对模拟信号进行转换时，总需要一定的时间来完成采样，量化及相应的编码工作。ADC 的转换时间 TCONV 取决于器件采用的转换方法、转换位数等多个因素。如果在 ADC 转换时间 TCONV 内，输入模拟信号仍在变化，此时进行量化显然会产生一定的误差。可以在 ADC 前再加一个采样保持放大器 S(HA)来改善 TCONV 的影响。这相当于在 ADC 转换时间内开了一个窄“窗孔”，将此窗孔称为“孔径时间，(Aperture Time)，Ta 一般远小于转换时间 TCONV。显然，如在孔径时间 Ta 内，输入模拟信号的变化仍不能忽略，这也会引入一定的误差
21、，称为“孔径误差”。数据采集时在 ADC 前采用 SHA(保持放大器)，就解决了 ADC 转换时间较长与分辨要求较短的孔径时间的矛盾。其实质，是把模拟信号的离散化与量化分两步进行。SHA 先完成模拟信号的离散化，ADC 接着进行离散信号的量化，最终获得所需的数字信号。2.4 数据采集系统的主要技术指标第 9 页 共 38 页1 系统分辨率系统分辨率是指数据采集系统可以分辨的输入信号最小变化量。通常用最低有效位值(LSB)，系统满度信号的百分数(%FSR)，或系统可分辨的实际电压数值等来表示，有时也习惯用满度信号可以分的级数来表示。2 系统精度系统精度是指当系统工作于额定通过速率下，每个离散的采
22、样样本的转换精度。模数转换器的精度是一个系统精度的极限值，对一个 bsti 的 ADC，数据采集系统中的 MUX以及 SHA 的精度均应明显优于选用的 ADC 器件，系统精度才能保证。3 系统通过速率系统通过速率通常又称为系统速度、传输速率、采样速率以及吞吐率等。系统通过速率是指系统每个通道、每秒钟可采样、处理的样本数。对于一个包括模拟量输入及模拟量输出的采集系统，通过速率是指系统每个通道、每秒钟可采集、处理与输出的样本数时间域上与通过速率相对应的技术指标是通过周期这是通过速率的倒数通过周期又常称为系统响应时间，或系统采集周期，这表征了系统从样本输入到输出所需要的时间，即系统每采集一个有效数据
23、所占用的时间。4 系统最高通过速率系统通过速率被一般地定义为:“在满足系统精度指标的前提下，系统对输入模拟信号在单位时间内完成的采集次数”。在此“采集”的意义是指“对被测量进行采样(包括量化)、处理及存储的操作”。数据采集系统(主要指模入子系统)的通过速率受多种因素的影响与制约。通过速率的倒数一通过周期主要由以下几部分时间组成:计算机处理(包括存储)时间，ADC 转换时间，认建立与稳定时间，SHA 的孔径与捕捉时间，MUX 的通道切换时间，以及系统各通道配置的预采样滤波器的建立与恢复时间等 7系统的精度与通过速率的相关性是必须注意的一个问题。只有在满足系统精第 10 页 共 38 页度指标的前
24、提下，讨论系统通过速率才有意义;同样，系统精度，也对应于系统工作于额定通过速率。对于数据采集系统，可定义三种不同的最高通过速率:1、最高单通道通过速率:系统对某一模入通道的输入信号进行重复采样时的最高采样速率。2、最高单扫描通过速率:系统对多个同类型模入通道的输入信号顺序扫描系统一遍时的最高采样速率。3、最高巡回通过速率:系统对某类全部模入通道的输入信号进行等采集周期巡回采集时的最高采集速率。3 加速度测试系统设计3.1 子弹的抛撒3.1.1 子弹抛散过程分析在任何力的作用下，体积和形状都不发生改变的物体叫做刚体。在运动中，刚体上任意一条直线在各个时刻的位置都保持平行。它是力学中的一个科学抽象
25、概念，即理想模型。事实上任何物体受到外力，不可能不改变形状。实际物体都不是真正的刚体。若物体本身的变化不影响整个运动过程，为使被研究的问题简化，可将该物体当作刚体来处理而忽略物体的体积和形状，这样所得结果仍与实际情况相当符合 8。刚体具有如下特点：1、刚体上任意两点的连线在平动中是平行且相等的；2、刚体上任意质元的位置矢量不同，相差一恒矢量，但各质元的位移、速度和加速度却相同。因此，常用刚体的质心来研究刚体的平动。第 11 页 共 38 页刚体的一般运动（绝对运动）可分解为以基点为原点的平移坐标系的平移（牵连运动）和相对平移坐标系的定点转动（相对运动）。由于刚体作平移时任何连体基矢量均保持平行
26、，平移坐标系的平移与基点的选择有关，而刚体相对平移坐标系的转动与基点的选择无关。实际计算常选择刚体的质心为基点。因此，测试仪在实际应用中的安装位置选择在弹体的质心位置。在子弹的抛撒过程中，可以将其看作是一个理想的自由刚体。因此，可以将子弹抛撒段在空中的运动分解成子弹质心的平移运动和绕质心的旋转运动。即可以将子弹的抛撒过程运动由决定子弹质心瞬时位置的三个位置自由度和决定子弹在空间角度变化的三个转动自由度来进行描述。一般情况下，在子弹的抛撒过程中，只需要确定抛撒方向的加速度，就可以大致知道弹丸的瞬时位置。理想情况下，地球的重力加速度是已知的，弹丸偏航方向的受力情况可以将其近似为零。这样，由重力加速
27、度和抛撒加速度，就可以解算得出子弹的大致位置。因此，如果不需要对子弹的瞬时位置进行精确的定量分析的话，只要知道抛撒方向的加速度就足够了。3.1.2 抛散的加速度刚体运动时，如体内任一直线相对参考系始终保持与其原来位置平行，则此运动称为刚体的平移。刚体平移时体内各点在任一瞬时均有相同的速度和加速度。由此推论，刚体内各点有相同的运动轨迹，因此，刚体的平移规律用刚体内任意一个点的运动即可充分表达。3.2 整体设计方案本文所设计的加速度测试仪的主要测试对象是抛撒过载时的加速度。抛撒过载加速度测试系统，是利用压阻式加速度传感器来测量子弹的抛撒加速度。过载传感器在子弹抛撒时，感受子弹所受的抛撒加速度信号，
28、并将其转换成电信号，通过适配放大器、滤波器到 A/D 转换器，经过 A/D 转换后存储到存储器中。根据过载传感器所对应的灵敏度可求得子弹的抛撒加速度。加速度测试仪的整体设计如下图 3.1第 12 页 共 38 页传感器输出 信号适配电路A/D转换器数据存储器接口电路计算机触发信号 中心控制器 电源控制图 3.1 整体设计框图3.2.1 传感器选择按照敏感原理的不同，微加速度计大致可以分为压阻式、压电式、电容式、谐振式以及光纤式等。其中，压阻式加速度计具有灵敏度高、线性度好、频响高、外围检测电路简单、抗过载能力强、体积小等优点，广泛应用于航天航空、电子、汽车和机械领域 9。根据本设计的要求，经过
29、筛选，本系统选用美国 ENTRAN 公司的 MODEL 64 型压阻式加速度传感器，该加速度传感器具有高量程、高灵敏度、非线性好、体积小、功耗低等特点，因此适用于对微小物体的加速度的测量。加速度传感器的量程为正负 5000g，带宽为 7000Hz。MODEL 64 加速度传感器的灵敏度为：0.15mv/g3.2.2 放大电路设计在多数情况下，传感器输出的信号与 A/D 转换器所要求的输入电压并不匹配，所以需要对传感器信号进行处理，放大或缩小到合适的数量值，以满足系统数据存储的要求，本测试系统放大电路的设计如下：放大电路选用美国 TI 公司的 INA128，它是一种低电压通用型仪表放大器。由于特
30、性优良，加之体积小，并可用一个外部电阻方便的从 5 到 10000 设定增益，第 13 页 共 38 页使得 INA128 能够广泛应用于信号采集放大、医用仪器及多通道系统等很多领域，在单电源供电时，可以在低至 2.2V 的电源电压下工作并且静态工作电流很小，是便携式和其它用电池供电系统的理想器件 10。放大电路如下图：3.2.2 所示图 3.2.2 放大电路图INA128 其增益的计算公式为： ()OREFINIVVG51gok式中 V O 为输出，V REF 为基准电压，V IN+ V IN-为差分输入端，G 为增益。在本系统中，选择量程为 因，为 1 脚与 8 脚悬空，所以 RG 趋于无
31、穷g50大所以 G=13.2.3 滤波电路的设计由于测试环境中不可避免地存在着各种干扰和噪声，传感器传输线引入外界干扰或是其他原因，造成进入测试系统的信号参杂有一定的噪声，严重影响数据的真实性，这就需要滤波器对信号进行滤波，以滤掉噪声，保证信号的正确性，提高系统信噪比。所以模拟滤波器在存储电路中起至关重要的作用 11。在电子电路的输入信号中，一般包含很多频率分量，其中有需要的频率分量，第 14 页 共 38 页也有不需要的、甚至是对电子电路的工作有不良影响的频率分量，如高频的干扰和噪声。滤波电路的基本功能就是：只允许一定频率范围内的信号通过电子电路，而对不需要的频率分量尽可能得加以抑制或削弱。
32、对信号的频率具有选择性的电路叫做滤波电路，滤波电路的基本功能是允许一定频率范围内的信号通过电子电路，而对不需要的频率分量尽可能加以抑制或削弱。通常把允许通过滤波电路的信号频段叫做滤波电路的通带，滤波电路要加以抑制或削减的信号频段叫阻带。常用的有源二阶滤波电路有压控电压源二阶滤波电路和无限增益多路负反馈二阶滤波电路。压控电压源二阶滤波电路的特点是：运算放大器为同相接法，滤波器的输入阻抗很高，输出阻抗很低，滤波器相当于一个电压源。其优点是：电路性能稳定，增益容易调节 12。在本系统中采用压控电压源二阶低通滤波电路对信号进行调理。电路如下图 3.3.2 所示：图 3.2.3 压控电压源二阶低通滤波电
33、路传感器的灵敏度：0.15mv/g 被测信号范围为正负 5000g被测信号最大电压为： 50.1/0.75gmv因为放大器 G=1，所以进入滤波器之前的信号还未原来的电压值后端滤波电路: .2.6075ufAv二阶压控电压源低通滤波电路：选择截止频率 fp=28420HZ 满足实际要求选择电容的值不应过大第 15 页 共 38 页则取 C=C5=C6=1nf 9115.622840pRKfC6.5ufA取 630K13.2.4 模数转换模块的设计在存储测试电路中，模数转换电路设计的好坏直接影响到模拟信号采集的准确性和可靠性，在 A/D 转换芯片选型时首先要考虑的是被采信号的特点，采集精度要求、
34、采样频率要求，电源供电电压情况 13。根据抛撒过载加速度测试仪的测试精度的要求，也为了降低整个系统的功耗。选用但电池供电的 12 位 A/D 转换器 AD7472，电源供电范围为 2.7 到 5.25V，功耗低，不到同类器件的 1/10。AD7472 的电路连接图如下图：图 3.2.4 模数转换芯片 AD7472AD7472 自带 2.5V 的参考电压，在此用其自带的参考电压作为转化参考电压，因此本装置中该转换器的最大量化误差为： 22.5()0.61()nnRLSBUvm其中电路图中的极性电容和电容主要是为了起稳压和滤波的作用管脚功能说明CS：片选信号，低电平有效，当 CS 为低电平时此芯片
35、被选中RD:读出信号，低电平有效第 16 页 共 38 页COVEST：转换开始信号，低电平有效CLKIN：时钟信号BUSY：显示转换过程和状态，当 BUSY 为高电平时说明芯片正在转换，BUSY为低电平时说明芯片没有工作REF IN：参考电压输入AVDD：模拟电压源DVDD：数字电压源AGND：模拟地DGND：数字地VIN：模拟输入端口VDRIVE：电源电压输出，数据输出引脚D0D11：数据位输出端口当 CS，RD，COVEST 为低电位时且 BUSY 也为低电位时，其它端口接入相应的信号时，模拟信号从 VIN 输入，经过转换从 D 端口输出相应的数字信号，其中图中还用到了极性电容和非极性电
36、容，非极性电容两端的电极是不确定的而极性电容两端的电极是确定的。3.2.5 存储模块的设计数据存储器主要是对采集来的数据进行存储，本文所选的数据存储器为EM512 存储器，如下图所示 图 3.2.5 数据存储器设计图第 17 页 共 38 页管脚功能说明A0A17：地址输入WE：写入信号，低电平有效CE1 CE2：使能输入OE：使能输入与输出,低电平有效UB：高字节的使能输入,低电平有效LB：低字节的使能输入,低电平有效I/O0I/O15:数据的输入与输出VCC:接入电路的电压VSS:公共接地端电压NC:未连接当控制端口 CE1，WE，OE，UB，LB 输入为低电平且 CE2 为高电平时，数据
37、端口开始 I/OOI/O15 开始输入数据，存储器开始写入数据。当控制端口CE1，OE，UB，LB 输入为低电平且 WE，CE2 为高电平时，数据端口开始I/OOI/O15 开始输出数据，存储器开始读出数据3.2.6 比较触发模块设计为了防止电路的误触发，所以用比较触发的方式使电路触发 14本文所采用的比较器为 MAX931 如图 3.2.6.1 所示图 3.2.6.1 较器 MAX931 采用 MAX931 比较器的特点为（1）超低 4A 最大静态电流在扩展级温度第 18 页 共 38 页（2）电源：单+2.5 V 至+11 双 1.25V 至 5.5V（3）输入电压范围包括负电源（4）内部
38、 1.182V 2，带隙基准（5）可调迟滞（6）TTL-/CMOS-Compatible 输出（7）12s 传播延迟（10mV 的过驱动）（8）撬棒无开关电流（9）采用 MAX 封装节省空间MAX931 主要应用于（1）电池供电系统（2）阈值检测器（3）窗口比较器（4）振荡器电路（5）报警电路MAX931 的典型工作电路如下图 3.2.6.2 所示图 3.2.6.2 MAX931 的典型工作比较触发器的设计图如下图 3.2.6.3 所示第 19 页 共 38 页图 3.2.6.3 比较触发器的设计图如上图所示 GND，V- 接地，REFT 和 HYST 相连，V+接 VEE，当信号进入 VIN
39、进入到 IN-，比较输入 IN-和 IN+的大小，当 IN-IN+ 时 TR 触发输出为 13.2.7 产生基准电压的设计采用基准电压主要是给比较触发器中的 IN+提供一个稳定的电压，当信号到达 MAX931 时，可以和 IN+的电压比较触发，使电路可以正常工作。产生基准电压设计图如下 3.2.7 所示:图 3.2.7 基准电压设计图第 20 页 共 38 页当 VEE 输入一个电压时，将输出一个标准电压 REF3.2.8 电源管理设计说明为了实现低功耗，本系统中的电源管理是个非常重要的模块。测试仪上电后即开始循环采样，处于最大功耗状态。抛撒的瞬间，测试仪感受到超过预设值的加速度信号，触发模块
40、给出触发信号。记录完预设的容量后，中心控制器给出模拟电源关断的信号，由电源控制模块关断电源，只给数字部分供电，系统处于低功耗保持状态。采用电源管理后，系统的功耗得到了有效的控制 15。本文采用的电源管理器件为 MAX894，如下图 3.2.8.1 所示图 3.2.8.1 电源管理器件 MAX894 MAX894 的特征：（1）+2.7 V 至+5.5 V 输入范围（2）可编程电流限制（3）热关断MAX894 典型工作电路如图 3.2.8.2 所示第 21 页 共 38 页图 3.2.8.2MAX894 典型工作电路基于 MAX894 的典型应用，在本系统中，电源管理模块的设计电路如下图3.2.
41、8.3 所示：图 3.2.8.3 电源管理模块的设计图4 软件部分设计4.1 CPLD简介CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从 PAL和 GAL 器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设第 22 页 共 38 页计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。 CPLD 主要是由可编程逻辑宏单元(MC，Macro Cell)围绕中心
42、的可编程互连矩阵单元组成。其中 MC 结构较复杂，并具有复杂的 I/O 单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于 CPLD 内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。 发展历史及应用领域： 20 世纪 70 年代，最早的可编程逻辑器件-PLD 诞生了。其输出结构是可编程的逻辑宏单元，因为它的硬件结构设计可由软件完成（相当于房子盖好后人工设计局部室内结构） ，因而它的设计比纯硬件的数字电路具有很强的灵活性，但其过于简单的结构也使它们只能实现规模较小的电路。为弥补 PLD 只能设计小规模电
43、路这一缺陷，20 世纪 80 年代中期，推出了复杂可编程逻辑器件-CPLD。目前应用已深入网络、仪器仪表、汽车电子、数控机床、航天测控设备等方面。 器件特点： 它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产(一般在 10,000 件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用 CPLD 器件。CPLD 器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。 如何使用： CPL
44、D 是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。 这里以抢答器为例讲一下它的设计（装修）过程，即芯片的设计流程。CPLD的工作大部分是在电脑上完成的。打开集成开发软件(Altera 公司 Max+pluxII)第 23 页 共 38 页画原理图、写硬件描述语言（VHDL，Verilog）编译给出逻辑电路的输入激励信号，进行仿真，查看逻辑输出结果是否正确进行管脚输入、输出锁定（7128 的 64 个输入、输出管脚可根据需要设
45、定）生成代码通过下载电缆将代码传送并存储在 CPLD 芯片中。7128 这块芯片各管脚已引出，将数码管、抢答开关、指示灯、蜂鸣器通过导线分别接到芯片板上，通电测试，当抢答开关按下，对应位的指示灯应当亮，答对以后，裁判给加分后，看此时数码显示加分结果是否正确，如发现有问题，可重新修改原理图或硬件描述语言，完善设计。设计好后，如批量生产，可直接复制其他 CPLD 芯片，即写入代码即可。如果要对芯片进行其它设计，比如进行交通灯设计，要重新画原理图、或写硬件描述语言，重复以上工作过程，完成设计。这种修改设计相当于将房屋进行了重新装修，这种装修对 CPLD 来说可进行上万次。 家庭成员：经过几十年的发展
46、，许多公司都开发出了 CPLD 可编程逻辑器件。比较典型的就是 Altera、Lattice、Xilinx 世界三大权威公司的产品FPGA 与 CPLD 的辨别和分类FPGA 与 CPLD 的辨别和分类主要是根据其结构特点和工作原理。通常的分类方法是：将以乘积项结构方式构成逻辑行为的器件称为 CPLD，如 Lattice 的 ispLSI系列、Xilinx 的 XC9500 系列、Altera 的 MAX7000S 系列和 Lattice(原 Vantis)的 Mach 系列等。 将以查表法结构方式构成逻辑行为的器件称为 FPGA，如 Xilinx 的 SPARTAN系列、Altera 的 F
47、LEX10K 或 ACEX1K 系列等。 尽管 FPGA 和 CPLD 都是可编程 ASIC 器件,有很多共同特点,但由于 CPLD 和FPGA 结构上的差异,具有各自的特点: CPLD 更适合完成各种算法和组合逻辑,FP GA 更适合于完成时序逻辑。换句话说,FPGA 更适合于触发器丰富的结构,而 CPLD 更适合于触发器有限而乘积项丰富的结构。 CPLD 的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而 FPGA的分段式布线结构决定了其延迟的不可预测性。 在编程上 FPGA 比 CPLD 具有更大的灵活性。CPLD 通过修改具有固定内连电第 24 页 共 38 页路的逻辑功能来编程
48、,FPGA 主要通过改变内部连线的布线来编程;FP GA 可在逻辑门下编程,而 CPLD 是在逻辑块下编程。 FPGA 的集成度比 CPLD 高,具有更复杂的布线结构和逻辑实现。 CPLD 比 FPGA 使用起来更方便。CPLD 的编程采用 E2PROM 或 FASTFLASH 技术,无需外部存储器芯片,使用简单。而 FPGA 的编程信息需存放在外部存储器上,使用方法复杂。 CPLD 的速度比 FPGA 快,并且具有较大的时间可预测性。这是由于 FPGA 是门级编程,并且 CLB 之间采用分布式互联,而 CPLD 是逻辑块级编程,并且其逻辑块之间的互联是集总式的。 在编程方式上,CPLD 主要
49、是基于 E2PROM 或 FLASH 存储器编程,编程次数可达 1 万次,优点是系统断电时编程信息也不丢失。CPLD 又可分为在编程器上编程和在系统编程两类。FPGA 大部分是基于 SRAM 编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入 SRAM 中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。 CPLD 保密性好,FPGA 保密性差。 一般情况下,CPLD 的功耗要比 FPGA 大,且集成度越高越明显。4.2 xilinx ise 简介Xilinx 是全球领先的可编程逻辑完整解决方案的供应商。Xilinx 研发、制造并销售范围广泛的高级集成电路、软件设计工具以及作为预定义系统级功能的IP（Intellectual Property）核。客户使用 Xilinx 及其合作伙伴的自动化软件工具和 IP 核对器件进行编程，从而完成特定的逻辑操作。ISE 是 Xilinx 公司提供的集成化 FPGA 开发软件，它的主要功能包括设计输入、综合、仿真、实现和下载。（1）设计输入
