1、第十章 可编程逻辑器件,10.3 高密度PLD简介,10.1 PLD的基本概念,10.2 低密度PLD,10.4 基于可编程逻辑器件的数字系统设计流程,10.1 PLD的基本结构与分类,一、PLD的由来,数字集成电路就其应用而言可以分为三大类。 第一类是通用芯片。是指那些具有基本功能的数字器件，比如我们学过的门电路、触发器、各种组合逻辑电路和时序逻辑电路等。它们可用来设计各种各样的数字电路。 缺点：很难实现一个复杂的数字系统。 第二类是专用芯片（ASIC）。是为某种专门用途而设计，并将整个系统集成在一个芯片上。如手机、电视机、数码相机、单片机等等，其核心都是专用的集成芯片。 缺点：它的开发周期
2、长、成本高，只适用于那些大批量生产的电子产品。 第三类就是可编程逻辑芯片（PLD）。它相当于一种集成的半成品芯片，出厂时不具有特定的逻辑功能，用户可根据需要对其进行编程而赋予某种逻辑功能，使其成为一种专用芯片。,二PLD的结构框图,由输入缓冲、与阵列、或阵列和输出结构四部分组成可以实现与或逻辑的与阵列和或阵列是电路的核心,10.1 PLD的结构与分类,三、PLD的分类,低密度PLD通常是指那些集成度小于1000门/每片的PLD。 高密度PLD一般是指那些集成度大于1000门/每片的PLD。,10.1 PLD的结构与分类,（1）输入缓冲器,四、 PLD的电路表示方法,（2）PLD的连线方式,10
3、.1 PLD的结构与分类,（3）PLD的与门表示方法,（4）PLD的或门表示方法,（5）PLD的三态门表示方法,10.1 PLD的结构与分类,低密度PLD的四种基本类型:,10.2 低密度PLD,一、 ROM也是一种可编程逻辑器件,ROM的基本结构：一个固定的与阵列和一个可编程的或阵列,10.2 低密度PLD,例1. 已知某组合逻辑电路的真值表，用ROM设计该逻辑电路。,真值表,（1）由真值表写出最小项表达式：L=m1+m2+ m4+m7 F=m1+m5+m6 G=m2+m4+m6,（2）画出用ROM实现的阵列图,10.2 低密度PLD,二、 可编程逻辑阵列PLA,不仅或阵列可编程，与阵列也可
4、编程。,PLA有组合型和时序型两种类型，分别实现组合电路和时序电路。,10.2 低密度PLD,解：（1）列出真值表：,1组合型PLA应用举例用PLA设计一个将余3码变换成8421BCD码的组合逻辑电路。,10.2 低密度PLD,（2）用卡诺图进行化简，化简后得到的逻辑表达式为：,（3）画出用PLA实现该码变换器的电路图,10.2 低密度PLD,2时序型PLA应用举例用时序型的PLA设计一个可逆的同步4位二进制计数器。当控制信号X=1时为加法计数；当X=0时为减法计数，Rd为清零信号。,（1）由第六章的介绍可知，各触发器的驱动方程为：,10.2 低密度PLD,PLA与PROM相比，有效地提高了芯
5、片利用率，缩小了系统体积。 缺点是：制造工艺复杂，器件工作速度不够高。,（2）根据驱动方程，画出PLA的阵列图。,10.2 低密度PLD,PAL是在PLA之后出现的一种PLD。它的结构是与阵列可编程，而或阵列固定，这种结构可使得编程比较简单。,三、 可编程阵列逻辑PAL,10.2 低密度PLD,例 用PAL实现2线4线译码器。,（1）根据2线4线译码器的真值表，写出逻辑表达式：,（2）画出用PAL实现的阵列图。,10.2 低密度PLD,四、 通用阵列逻辑GAL,GAL用可编程的输出逻辑宏单元OLMC代替了固定输出结构。,1、GAL的结构,GAL16V8包括： 一个6432位的可编程与阵列、 8
6、个输入逻辑宏单元（OLMC）、 9个输入缓冲器、 8个三态输出缓冲器和8个反馈/输入缓冲器。,10.2 低密度PLD,包括一个或门 ，一个异或门 ，一个D触发器 ，四个数据选择器（MUX）,2、输出宏单元OLMC,1,来自与,11,10,01,00,V,CC,0,1,1,0,10,01,Q,Q,11,00,D,1,逻辑阵列,反馈,CLK,OE,来自邻级,的输出,PTMUX,TSMUX,OMUX,FMUX,OE,CLK,XOR（n）,I/O（n）,乘积项数据选择器,三态数据选择器,输出数据选择器,反馈数据选择器,输出缓冲器,10.2 低密度PLD,GAL芯片内部设置有82位结构控制字，其中SYN
7、、ACO、AC1（n）、SOR（n）决定OLMC处于不同的工作模式。,OLMC的5种工作模式,10.2 低密度PLD,10.3 高密度PLA,高密度PLD主要有现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD两大类。,一、复杂可编程逻辑器件CPLDCPLD是在GAL的基础上发展起来的，它是将许多逻辑块（一个逻辑块就相当于一个GAL）连同可编程的内部连线集成在单块芯片上。丰富的内部连线为块与块之间提供了快速、具有固定延时的通路，通过编程修改内部连线即可改变器件的逻辑功能。,1MAX7000S系列的系统结构（Altera公司的产品）采用E2PROM工艺，由逻辑阵列块LAB、可编程的互连矩阵PI
8、A、输入/输出控制块等几部分组成。每个LAB中包含16个宏单元，每个宏单元由可编程的与/或电路和可编程的触发器组成。各LAB之间通过PIA连接。,10.3 高密度PLD,2MAX7000S系列中的宏单元,10.3 高密度PLD,MAX7000S系列器件的主要模块数目,10.3 高密度PLD,二、现场可编程逻辑阵列FPGAFPGA一般采用SRAM工艺或Flash工艺。从结构上讲，它不是使用可编程与阵列或固定的或阵列，而是基于查找表（LUT）的结构。,1查找表（LTU）的概念（举例）,真值表,10.3 高密度PLD,2FLEX10K的逻辑单元（Altera公司的产品）包括LUT、选择各种控制功能（
9、如时钟、复位）的附属电路、触发器（可被编程为D、T、JK或RS触发器）、扩展电路（级联和进位）以及连接到局部和全局总线的互连结构。,10.3 高密度PLD,3FLEX10K的逻辑阵列块每个LAB由8个逻辑单元LE和一个局部互连结构组成。LAB和器件的其他部分通过一系列的快速通道行互连和列互连连接起来。,10.3 高密度PLD,4FLEX10K的结构图由一系列LAB和嵌入式阵列块EAB构成的。LAB呈行列排序，每行嵌入一个EAB。EAB是一个有着2048个存储单元带有输入、输出寄存器的RAM块，可以高效地实现复杂逻辑功能。把一个芯片上的多个EAB合并，可形成较大的RAM块。,10.3 高密度PL
10、D,FLEX10K系列中几种型号的主要模块数目,10.3 高密度PLD,10.4 基于可编程逻辑器 的数字系统设计流程,使用FPGA或CPLD芯片设计数字系统时，一般要借助FPGA或CPLD制造公司所提供的开发系统来完成。例如，Altera公司提供的MAX+pius和Quartus开发系统，Lattice公司提供的isp Expert开发系统等。,本章小结,1. 可编程逻辑器件是一种由用户自行设计逻辑功能的半成品集成电路，具有集成度高、可靠性高、处理速度快和保密性好等特点。,2.可编程逻辑器件的核心部分是与或阵列。低密度的PLD主要有ROM、PLA、PAL和GAL四种类型。一般采用熔丝、EPROM、EEPROM技术进行编程。,3.高密度的PLD主要有CPLD和是FPGA两大类。CPLD是在GAL的基础上发展起来的，一般采用E2PMOS或快闪工艺，且可以在系统（在线）编程。FPGA是基于SRAM的可编程器件，由于SRAM是易失性的，所以在接通电源时必须对器件进行重新配置。,4.用PLD设计数字电路，要与EDA软件配合。通过软件将设计原理图或用硬件描述语言编写的源程序输入，经过编译、综合、优化后，自动完成布局与布线并生成编辑所需要的熔丝图文件，然后下载到PLD芯片。,
