1、1. 花样彩灯控制器的设计设计要求:假设输入脉冲为 3MHz，控制 16只 LED发光二极管每隔 1s或 2s显示一种花样。要求显示的花样如下:闪烁 2次 从 LED（0）移位点亮到 LED（15）一次 全部点亮一次 从 LED（15）开始逐个熄灭至 LED（0）1 次 闪烁 2次。 。 。 。 。如果按下清零键时，16 只 LED均熄灭一次，然后再重新按规律显示。如果没有按下快/慢选择控制键时，16 只 LED发光二极管是以每隔 1s进行花样显示，否则按下快/慢键选择控制键时，16 只 LED发光二极管是以每隔 2s进行花样显示。2. 利用 FPGA实现一个简单的 DDS正弦波发生器（DDS
2、：数字显示示波器）可分解为三个部分来设计：时钟产生模块；地址产生模块；ROM 查找表模块。实现思路：1 首先，由外部晶振引入 40MHz的时钟到 FPGA内部，进入时钟产生模块，对时钟进行处理并 3倍频程后，得到一个稳定精确的 120MHz的系统时钟；2 然后，地址产生模块在系统时钟的激励下，将频率控制字与累加寄存器输出的数据进行累加，然后把累加的结果作为地址输出给 ROM查找表地址；3 最后，ROM 查找表模块在每个系统时钟的上升沿，按照地址来读取 ROM查找表中的相应的波形采样点数据并输出，该数就是最终的 DDS信号。3. 多功能信号发生器的设计设计要求：设计一个多功能信号发生器，能够以稳
3、定的频率产生锯齿波、增减锯齿波、三角波、阶梯波、正弦波和方波等六种信号。系统有 3个波形选择开关和一个复位开关，通过波形选择开关可以选择以上各种不同种类的输出波形；按下复位开关时，系统将复位。设计实现：由于 FPGA只能直接输出数字信号，而多功能信号发生器输出的各种波形均为模拟信号，因此设计信号发生器时，需将 FPGA输出的信号通过 D/A转换电路将数字信号转换成模拟信号。多功能信号发生器可由信号产生电路、波形选择电路和 D/A转换电路构成。如下图所示:时钟信号 波形输出选择信号4. 数字跑表的设计设计要求:设计一个数字跑表，该跑表具有复位、暂停、秒表计时等功能。该跑表有三个输入端，分别为时钟
4、输入（CLK） 、复位（CLR）和启动/暂停（PAUSE）复位信号高电平有效，可对整个系统异步清 0，当启动/暂停（PAUSE）键为低电平时跑表开始计时，为高电平时暂停，变低后在原来的基础上再计数。为了便于显示，可分秒、秒和分钟信号皆采用 BCD码计数方式，并直接输出到 6个数码管显示。5. 8位数字频率计的设计设计一个 8位频率计，可以测量从 1Hz到 99 999 999Hz的信号频率，并将被测信号的频率在 8个数码管上显示出来。采用一个标准的基准时钟，在单位时间（如 1s）里对被测信号的脉冲数进行计数，即为信号的频率。整个系统分为三个模块：控制模块，计数测量模块和锁存器模块。6. 基于
5、FPGA的简单运算器的设计1 设计要求：信号产生电路波形选择电路 D/A 转换电路该运算器能完成-7 到+7 的简单的加、减、与、异或四种运算功能，并且可以对溢出的结果进行修正。硬件实验板由一个八按键电路和一个 32位LCD显示器组成，通过相应的按键输入把运算结果显示在 LCD显示器上。2 设计原理：该运算电路由按键输入、控制、修正、显示和运算五大模块组成，来实现加、减、与、异或四种运算功能，首先按键模块用于输入两个数的运算符，通过控制模块传送到运算器模块进行运算，再连接到修正模块，通过修正模块对“溢出”的数值进行修正，最后显示模块功能实现把运算过程反应到 LCD显示器上。7. 基于 FPGA
6、的脉冲信号型乐曲播放器的设计设计要求：利用 FPGA设计一个控制器，让不同频率的脉冲信号有序的输出并驱动扬声器发声，最终完成一首乐曲的演奏。设计步骤：1 预置乐曲，作预置时，需将乐曲音符转换成相应代码，通过计算逐一将音符换成代码，通过相应软件平台进行乐曲定制；2 为提供乐曲发音所需的发音频率，编写数控分频器程序，对单一输入高频，进行预置数分频，生成每个音符的相应频率；3 为了给分频提供预置数，需计算分频预置数；4 对每部分结构单元逐一进行编译，生成相应的元器件符号，并对独立结构单元功能进行仿真。8. 闹钟系统的设计设计一个带闹钟功能的 24小时计时器，包括以下几个组成部分:1 显示屏，由四个七
7、段数码管组成；2 数字键0到9 ，输入时间；3 TIME（时间）键，用于确定新的时间设置；4 ALARM（闹钟）键，用于确定新的闹钟时间设置；5 扬声器该设计要求完成如下功能：计时功能；闹钟功能；设置新的计时器时间；设置新的闹钟时间；显示所设置的闹钟时间；根据以上的设计要求，整个系统大致包括如下几个组成部分：用于键盘输入的缓冲器；用于时钟计数的计数器；用于保存闹钟时间的寄存器；用于显示七段数码显示电路以及控制以上各部分协同工作的控制器。9. 数字钟的设计1 设计要求：假设外部输入脉冲为 1Hz,要求使用该频率设计一个时间可调，并通过 LED七段共阴极数码管显示时、分、秒的数字钟。2 设计原理:
8、进行设计数字钟的设计时，首先对 1s的时钟进行计数，当计数达到 60次时，输出 1个分钟（min）脉冲；当 1min的时钟计数到达 60次时，输出 1个小时（h）脉冲；若 1h的时钟计数达到 23次时，并且 1min的计数到 59次、1s的计数也达到 59次，再来 1个 1s的脉冲，数字钟就自己复位，重新从零开始计时。由此，可知数字钟由三个计数模块（二十四进制计数器、十进制计数器和六进制计数器） 、7 段 LED驱动显示模块和顶层模块组成。10. 四组抢答器的设计设计要求：设计一个四组竞争抢答器系统，每组有 1个对应的按钮，编号分别为A、B、C、D 在主持人的主持下，参赛者通过抢先按下抢答按钮
9、获得答题资格。当某一组按下按钮并获得答题资格后，LED 显示出该组编号，并有抢答成功显示同时锁定其他组的抢答器，使其他组抢答无效。如果主持人在为按下开始按钮前，已有人按下抢答按钮，属于违规，并显示违规组的编号，同时蜂鸣器发音提示，其他组无效。获得回答资格后，若该组回答的问题正确，则加 1分，否则减 1分。抢答器设有复位开关，由主持人主持。设计实现：根据设计要求，可以使用多个不同的单元模块，并通过有机的组合来得到抢答器系统。这些单元模块主要包括抢答判断模块、计分模块和 7段 LED显示驱动模块。信号发生器结构图:时钟信号 波形输出选择信号11. 数字电压表的设计设计要求：使用 FPGA控制 AD
10、C0809，设计一个量程为 5V的数字电压表。要求采用 3位数码管显示电压值，可以显示小数点的后两位。设计实现；使用 FPGA控制 ADC0809设计一个量程为 5V的数字电压表时，首先通过FPGA的相关端口控制 ADC09809将外部输入转换成 8位数字表，再将 8为数字表返回到 FPGA中进行相关处理，最后将处理好的数据通过 LED数码管显示相应的电压值即可。由于在此系统中只需要对一路模拟电压进行测量，因此可将ADD C 、 ADD B、 ADD A 这 3根地址选择线进行接地。12.基于 FPGA的可逆加减计数器的实现设计要求：可预置 16位可逆加减计数器。要求计数器有 16位计数输出同
11、时有进位和借位输出，预置输入采用同步方式。用 FPGA开发板上的按键作为加减计数控制输入，数码管（或 LED）作为计数值输出。13. 采用 RAM实现 8位计数器设计要求：信号产生电路波形选择电路 D/A 转换电路用一个 108的双口 RAM完成 10个 8位计数器，计数器的初值分别为110，时钟频率为 1MHz，计数器技术频率为 1Hz.用 FPGA开发板上的按键作为计数器计数值的输出选择控制，数码管（或LED）作为选择计数器的计数值输出。14. 十字路口交通灯的设计设计要求：设计一个十字路口交通信号灯的控制电路，要求红、绿灯按一定的规律亮和灭，并在亮灯期间进行倒计时，且将运行时间用数码管显
12、示出来。绿灯亮时，为该车道允许通行信号，红灯亮时，为该车道禁止通行信号。要求主干道每次通行时间为 Tx秒，支干道每次通行时间为 Ty秒。每次变换运行车道前绿灯闪烁，持续时间为 5秒。即车道要由 X转换为 Y时，X 在通行时间只剩下 5秒钟时，绿灯闪烁显示，Y 仍为红灯。15. 简单的数字密码锁的设计设计要求：1 设计一个密码锁的控制电路，当输入正确密码时，输入开锁信号以推动执行机构的作用，用红灯亮，绿灯熄灭，表示关锁；用红灯灭，绿灯亮，开锁。2 在锁的控制电路中储存一个可以修改的6位密码，其中6位全为实际有效密码，当开锁按钮开关的输入代码等于存储器代码时，实现开锁。否则一直关锁并持续产生报警信
13、号。3 从第一个按钮触动后的5秒内若未就锁打开，则电路自动处于自锁状态。使之无法再打开。并由扬声器发出持续20秒的报警信号。设计说明：1 该题目的主要任务是产生一个开锁信号 OPEN,而开锁信号的形成条件是，输入代码和已设密码相同。实现这种功能的电路构思有多种，本题目运用两片8位锁存器，一片存入密码，另一片输入开锁代码，通过比较的方式，若两者相等，则形成开锁信号。2 在开锁信号产生时，要求输出声，光信号，声音的产生由开锁信号触动扬声器工作，光信号由开锁信号点亮 LED指示灯。3 用按钮开关的第一个动作信号触发一个5秒定时器，若5秒内无开锁信号产生，让扬声器发出特殊音响，以示警告，并输出一个信号
14、推动 LED不断闪烁。16.正负脉宽数控调制信号发生器的设计设计要求;此信号发生器可产生占空比可调的方波，高低电平的维持 时间由 6 位二进制数控制。 设计思路： 此信号发生器是由两个完全相同的可自加载加法计数器和 D 触发器组成的，它的输出信号的高低电平脉宽时间可分别由两组 6 位二进制预置数进行控制。如果将初始值可预置的加法计数器的溢出信号作为本计数器的初始预置加 载信号 LD，则可构成计数初始值自加载方式的加法计数器，从而构成数控分频 器。D 触发器的一个重要功能就是均匀输出信号的占空比。总体框图：17.简易数据流检测器的设计设计要求：设计一个有限状态机检测 5位二进制序列“10010”
15、 ，要求数据采用串行输入，检测结果用一个高脉冲来指示。 用 FPGA开发板上的按键作为数据流输入，led 或数码管作为输出指示 。18.空调系统有限状态自动机的设计设计思路：设计一个空调系统的有限状态自动机，它的两个输入端 A和 B分别与传感器相连，用于检测室内温度。如果室内温度正常，则 A和 B均为0 。如果室内温度过高，则 A为1 ，B 为0 。如果室内温度过低，则 A为0 ，B 为1。根据 A和 B的值来判断当前的状态（太热 TOO_HOT，太冷 TOO_COLD或适中 JUST_RIGHT） ，并决定 HEAT和 COOL的输出值。原理图如下：A HEATB COOL空间有限状态自动机
