数字电路实验.pdf

1、1实验一 TL门电路测试一 、实 验目 的 1、 掌握 TL集 成与 非门 的主 要性 能参 数及 测试 方法 ；2、 掌握 TL器 件的 使用 规则 ；3、 熟悉 数字 电路 测试 中常 用电 子仪 器的 使用 方法 。二 、实 验原 理 本 实 验 采 用 二 输 入 四 与 非 门 74LS0， 即 一 块 集 成 块 内 含 有 四 个 相 互 独 立 的 与 非 门 ， 每 个 与 非 门 有 两个 输入 端。 74LS0的 内部 结构 如图 一所 示。TL集 成与 非门 的主 要参 数有 输出 高电 平 VOH、 输出 低电 平 VOL、 扇出 系数 N0、 电压 传输 特性 等。

2、（ 1） TL门 电路 的输 出高 电平 VOHVOH是 与非 门有 一个 或多 个输 入端 接地 或接 低电 平时 的输 出电 压值 ，此 时与 非工 作管 处于 截止 状态 。（ 2） TL门 电路 的输 出低 电平 VOLVOL是 与非 门所 有输 入端 都接 高电 平时 的输 出电 压值 ，此 时与 非工 作管 处于 饱和 导通 状态 。（ 3） TL门 电路 的输 入短 路电 流 Iis它 是指 当被 测输 入端 接地 ， 其 余端 悬空 ， 输 出端 空载 时 ， 由 被测 输入 端输 出的 电流 值 ， 测 试电 路图 如图 1.2。图 1.74LS0内 部结 构图 1.2Iis

3、的 测试 电路 图2（ 4） TL门 电路 的扇 出系 数 NO扇 出系 数 NO指 门电 路能 驱动 同类 门的 个数 ， 它 是衡 量门 电路 负载 能力 的一 个参 数 ， TL集 成与 非门有 两种 不同 性质 的负 载， 即灌 电流 负载 和拉 电流 负载 。因 此， 它有 两种 扇出 系数 ，即 低电 平扇 出系 数 NOL和 高电 平扇 出系 数 NOH。 通常 有 IiHNOL， 故常 以 NOL作 为门 的扇 出系 数。NOL的 测试 电路 如图 1.3所 示， 门的 输入 端全 部悬 空， 输出 端接 灌电 流负 载 RL， 调节 RL使 IOL增 大 ，VOL随 之 增

4、高 ， 当 VOL达 到 VOlm （ 手 册 中 规 定 低 电 平 规 范 值 为 0.4V） 时 的 IOL就 是 允 许 灌 入 的 最 大 负 载 电流 ，则 N0L IOL Iis， 通 常 NOL8（ 5） TL门 电路 的电 压传 输特 性门 的输 出电 压 Vo随 输入 电压 Vi而 变化 的曲 线 Vo=f（ Vi） 称为 门的 电压 传输 特性 ，通 过它 可读 得门 电路 的 一 些 重 要 参 数 ， 如 输 出 高 电 平 OH、 输 出 低 电 平 OL、 关 门 电 平 Vof、 开 门 电 平 VON等 值 。 测 试 电 路如 图 1.5所 示， 采用 逐点

5、 测试 法， 即调 节 Rw， 逐点 测得 Vi及 Vo， 然后 绘成 曲线 。三 、实 验内 容及 实验 步骤 1、 按照 实验 原理 第一 、二 部分 用万 用表 测出 TL门 电路 的输 出高 电平 VOH， 输出 低电 平 VOL。2、 按图 1.2所 示连 线， 测出 TL门 电路 的输 入短 路电 流 Iis。3、 按图 1.3所 示连 线， 测出 IOL， 求得 扇出 系数 N0。4、 按 图 1.4所 示连 线 ， 调 节电 位器 RW， 使 Vi从 0V向 高电 平变 化 ， 逐 点测 量 Vi和 Vo,将 结果 记入 表一 中 。表 一 Vi 00.20.40.60.81.

6、01.52.02.53.03.54.0o四 、实 验报 告要 求 1、 记录 整理 实验 结果 ，并 对结 果进 行分 析。2、 画出 实测 的电 压传 输特 性曲 线。图 1.3扇 出系 数测 试电 路 图 1.4电 压传 输特 性测 试电 路3实验二 组合逻辑电路的设计一、实验目的 1、掌握组合逻辑电路的分析与设计方法；2、练习对集成门电路使用。二、预习与参考 1、复习各种基本门电路的使用方法。2、实验前，画好实验用的电路图。三、实验内容要求 设计一个三人无弃权表决电路 (多数赞成则提议通过 )写出该电路的逻辑表达式，并画出逻辑图。将该电路用具体的芯片实现，并检验其功能是否正确。1、用与非

7、门来实现 。 （ 74LS00、 74LS20）2、用 74LS138和与非门来实现。附 ：74LS138的功能真值表可参见课本 P178表 3.3.13.4实验 三 利用 触发器 进行时序逻辑电路的设计一、实验目的 1、掌握基本 D、 JK触发器的逻辑功能；2、掌握 时序逻辑电路的设计 方法 。二、实验原理 1、边沿 D触发器在输入信号为单端的情况下， D触发器用起来更为方便，其状态方程为：1nQD+=（在 CP信号的有效跳变沿）D触发器的状态只取决于时钟到来前 D端的状态 ， D触发器的应用很广 ， 可用作数字信号的寄存 ，移位寄存 ， 分频和波形发生等 。 有很多型号可供各种用途的需要而

8、选用 。 如双 D（ 74LS74， C4013） ，四 D（ 74LS175， C4042） ，六 D（ 74LS174， C14174） ，八 D（ 74LS374）等。本实验采用 74LS74双 触发器 ， 它的内部含有两个 触发器 ， 均是 CP上升沿触发 的边沿触发器 。 引脚逻辑图如图 1所示 ， 其中关联数字相同的相关引脚构成一个 D触发器 。 RD、 SD端 分别 为 直接复位和直接置位端，均是低电平有效 。2、 JK触发器在输入信号为双端的情况下， JK触发器是功能完善、使用灵活和通用性较强的一种触发器。 JK触发器的状态方程为：nnn QKQJQ+=+1其中， J和 K是数

9、据输入端，是触发器状态更新的依据 。图 1.74LS74引 脚图表 1.74LS74功 能表5JK触发器常被用作缓冲存储器 、 移位寄存器和计数器。本实验采用 74LS12双 JK触发器 ， 它的内部含有两个 JK触发器 ， 均是 CP下降 沿触发 的边沿触发器。引脚逻辑图如图 2所示，其中关联数字相同的相关引脚构成一个 JK触发器。 RD、 SD端 分别 为直接复位和直接置位端，均是低电平有效 。3、 时序电路的设计方法（见课本 P285P287） 。三、实验内容 分别 用 74LS174、 74LS12以 及相关逻辑门设计一个按自然态序进行计数的 四 进制同步加法计数器。附：图 2.74L

10、S12引 脚图表 2.74LS12功 能表67实验四 计数、译码、显示综合实验一、实验目的 1、熟悉计数、译码、显示电路的工作原理及电路结构；2、了解计数器、译码器和显示器的逻辑功能；3、运用计数器、译码器和显示集成组件进行计数显示。二、实验原理 该实验电路由计数、译码、显示三部分构成。计数单元是集成电路 74LS192，它的引脚排列如图 1。74LS192是 由 四 组 触 发 器 按 8421BCD码 形 式 构 成 的 十 进 制 计 数 器 ， 它 具 有 双 时 钟 输 入 ， 可进行加法和减法计数。此外，还具有异步清零、异步置数和状态保持的功能。它的功能真值表 如表 1所示。译码电

11、路采用集成电路 74LS248， 它是七段 LED字符显示译码器 ， 其引脚排列如图 2所示 ，输入的 BCD码由 A0、 A1、 A2、 A3输入，然后按字形规则译码后从 Y输出，输出端 Ya、 Yb Yg对图 1.74LS192引脚图表 1.74LS192功能表VCD0D1D2D3Q0 Q21 3GNDCPDCPUCRBOCL8应于图 3所示数码字形的 a、 b、 g段。本实验选用的显示器为共阴极型七段 LED显示器，七 段中 的每 一段 （取 名为 a、 b、 c、 d、 e、 f、 g） 均是 一个 发光 二极 管， 当显 示某 一数 字， 例如 显示 “ 4” 时 ，输 入端 f、

12、g、 b、 c必 须是 高电 平使 相应 字段 发光 。 74LS248的 输入 BCD码 与输出译码之间的对应关系如表 2所示。74LS192、 74LS248及数码管相应端口的连接关系如图 4所示。在计数状态下， 74LS192的输出端 Q3、 Q2、 Q1、 Q0有相应的计数输出传送到译码器 74LS248的输入端 ， 经 74LS248译码后的输出传送到数码管的对应输入，即可显示输入的计数脉冲数。图 2.74LS248引脚图 图 3.数码管A3A2A1A0abcdefg000011111101 10 000200101101113 1 10040100010115 1101106011

13、00 1117 1111000081000 11119 111100十 进 制 数 输 入 输 出表 2.74LS248的输入 BCD码与输出译码之间的对应关系9三、实验内容及实验报告要求 1、 首先根据图 4在实验板上将 74LS192、 74LS248及数码管的相应端口连接好。2、 外加相应的逻辑门（与非门， 74LS00或 74LS20，引脚图见下方 ） ，利用 74LS192实现一个 N（ N的值自己确定， N10）进制 加法计数器 。在实验报告中记录所设计的加法计数器的工作情况，包括：（ 1）所设计的加法计数器是多少进制的？（ 2）画出实现上述计数器的电路的连接图（只需画出 74LS

14、192上的连线 ） ；（ 3） 记录 将电源接通后，数码管的显示情况；3、 检验 74LS192在减法计数状态下，对应数码管的显示情况。图 4.74LS192、 74LS248及数码管相应端口的连接关系10实验五 移位寄存器及其应用一 、实 验目 的 1、 测试 四位 双向 移位 寄存 器 74LS194的 逻辑 功能 ；2、 利用 74LS194实 现右 移和 左移 环形 计数 器， 并测 试其 功能 。二 、实 验原 理 移 位寄 存器 是一 个具 有移 位功 能的 寄存 器 ， 是 指寄 存器 中所 存的 代码 能够 在移 位脉 冲的作 用下 依次 左移 或右 移 。 双 向移 位寄 存

15、器 既能 左移 又能 右移 ， 只 需要 改变 左右 移的 控制 信号便 可实 现双 向移 位要 求 。 根 据寄 存器 存取 信息 的方 式不 同分 为 ： 串 入串 出 、 串 入并 出 、 并 入串 出、 并入 并出 四种 形式 。 移 位寄 存器 应用 很广 ，可 构成 移位 寄存 器型 计数 器、 顺序 脉冲 发生 器和 串行 累加 器等 ；可 用作 数据 转换 ，即 把串 行数 据转 换为 并行 数据 ，或 把并 行数 据转 换为 串行 数据 等。本 实验 选用 的 4位 双向 通用 移位 寄存 器 74LS194， 两 者功 能相 同 ， 可 互换 使用 ， 其 逻辑符 号及 引

16、脚 排列 如图 1所 示 。 其 中 D3、 D2、 D1、 D0为 并行 输入 端 ； Q3、 Q2、 Q1、 Q0为 并行输 出端 ； SR为 右移 串行 输入 端 ， SL为 左移 串行 输入 端 ； S1、 S0为 操作 模式 控制 端 ； MR为直 接清 零端 ； CP为 时钟 脉冲 输入 端。74LS194有 5种 不同 的操 作模 式： 即并 行送 数寄 存 、 右 移 、 左 移 、 保 持及 清 “ 0” 。 S1、S0和 端 （即 为表 1中 的 CR端 ） 。 74LS194的 功能 如表 1所 示。图 174LS194的 逻辑 符号 及引 脚排 列1表 174LS194

17、的 功能 表三 、实 验内 容、 步骤 及实 验报 告要 求 1、 测试 74LS194的 逻辑 功能按 图连 线， 、 S1、 S0、 SL、 SR、 D0、 D1、 D2、 D3分 别接 至拔 位开 关； Q0、 Q1、 Q2、Q3分 别接 至 4个 LED灯 。 CP接 1Hz脉 冲或 单次 脉冲 源。（ 1） 置数 功能 测试将 与 、 S1、 S0连 接的 拔位 开关 拔至 合适 的位 置。将 与 D0、 D1、 D2、 D3连 接相 应的 拔位 开关 拔至 一定 的位 置 ， 构 成一 个预 置数 ， 观 察 与Q0、 Q1、 Q2、 Q3相 连的 LED灯 的亮 灭情 况， 是否

18、 与 D0、 D1、 D2、 D3的 设置 情况 相符 。（ 2） 右移 功能 测试将 与 、 S1、 S0连 接的 拔位 开关 拔至 合适 的位 置。将 与 SR相 连的 拔位 开关 分别 打上 （逻 辑 “ 1” ） 和打 下（ 逻辑 “ 0” ） .观 察 、 记 录 上 述 两 种 情 况 下 ， 与 Q0、 Q1、 Q2、 Q3相 连 的 LED灯 随 CP脉 冲 增 加 而 变 化的 情况 ，并 画出 5个 CP周 期对 应的 时序 图。（ 3） 左移 功能 测试将 与 、 S1、 S0连 接的 拔位 开关 拔置 合适 的位 置。将 与 SL相 连的 拔位 开关 分别 打上 （逻

19、辑 “ 1” ） 和打 下（ 逻辑 “ 0” ） .观 察 、 记 录 上 述 两 种 情 况 下 ， 与 Q0、 Q1、 Q2、 Q3相 连 的 LED灯 灭 随 CP脉 冲 增 加 而 变化 的情 况， 并画 出 5个 CP周 期对 应的 时序 图。12（ 4） 清零 端功 能测 试使 =0， 观察 输出 端状 态。（ 5） 保持 功能 测试在 输出 端为 某一 状态 下（ 如 Q01Q23=“ 101” ） ， 使 =1、 S1=0、 S0=， 观察 输出 端是 否还 会随 CP脉 冲增 加而 变化 。自 拟表 格， 填写 上述 几项 测试 的结 果。 并与 表 1做 对比 ，确 认 7

20、4LS194的 逻辑 功能 。2、 环形 计数 器状 态测 试（ 1） 右移 寄存 器构 成的 环形 计数 器 将 输 出 端 Q3与 输 入 端 SR相 连 后 ， 如 图 2所 示 。 在 时 钟 脉 冲 的作 用下 Q01Q23的 状态 将依 次右 移。在 并 行 送 数 端 预 置 一 个 二 进 制 代 码 （ 如 010） ， 并 通 过S0=1， S1=， 将该 二进 制代 码作 为计 数器 的初 态。然 后将 S0=1， S1=0， 观 察寄 存器 输出 端状 态的 变化 ， 将 结果 记录 下来 ，画 出相 应的 时序 图。（ 2） 左移 寄存 器构 成的 环形 计数 器 将

21、 输出 端 Q0与 输入 端 SL相 连后 ，在 时钟 脉冲 的作 用下 Q01Q23的 状态 将依 次左 移。在 并 行 送 数 端 预 置 一 个 二 进 制 代 码 （ 如 010） ， 并 通 过 S0=1， S1=， 将 该 二 进 制代 码作 为计 数器 的初 态。然 后将 S0=， S1=， 观察 寄存 器输 出端 状态 的变 化， 将结 果记 录下 来， 画出 相应的 时序 图。图 2环 形计 数器 示意 图13实验六 5定时器及其应用一、实验目的 1、熟悉 555型集成时基电路的电路结构、工作原理及其特点。2、掌握 555型集成时基电路的基本应用。二、实验原理 555集 成

22、时 基 电 路 称 为 集 成 定 时 器 ， 是 一 种 数 字 、 模 拟 混 合 型 的 中 规 模 集 成 电 路 ， 其 应用十分广泛。 555电路的类型有双极型和 CMOS型两大类，两者的工作原理和结构相似。几乎所有的双极型产品型号最后的三位数码都是 555或 556；所有的 CMOS产品型号最后四位数 码 都 是 7555或 7556， 两 者 的 逻 辑 功 能 和 引 脚 排 列 完 全 相 同 ， 易 于 互 换 。 双 极 型 的 电 压 是+5V+15V，输出的最大电流可达 200mA， CMOS型的电源电压是 +3V+18V。（ 注 意： 1、 本实 验所 用为 CM

23、O SO O O 型 电 路， 其 产 品型 号最 后四 位数 码是 75， 电源 选用 +12V；2、 所 用 的 75电 路 有 8个 引 脚 ， 实 验 箱 扩 展 板 上 的 芯 片 插 孔 类 型 只 有 14、 16、 20、 40引脚 ，将 75电 路插 至上 述类 型的 插孔 后， 注意 插孔 编号 与引 脚编 号的 对应 关系 ！ ）三、实验内容1、由 555定时器构成多谐振荡器电路（ 1） 按图 2接线，用双踪示波器观测并记 录uc与 uo的波形 ， 测定两者的频率以及 uo的占空比。图 15定 时器 内部 框图图 2由 555构成多谐振荡器14（ 2）组成占空比可调的多谐振荡器 按图 3接线 ， 用双踪示波器观测并记 录uc与 uo的波形。改 变 R2， 观测 uc与 uo波 形的变化，测定 并 记 录 两 者 的 频 率 以 及 uo占 空 比 的 变 化范围。2、由 555定时器构成施密特触发器电路按 图 4接 线 ， 其 中 ui为 实 验 箱 上 信 号 源 区 的 三 角 波 ， 用 双 踪 示 波 器 观 测 并 记 录 ui与 uo的波形。 四、实验报告要求 按实验内容要求记录各电路相应的波形，以及有关频率及占空比的数值。 图 4由 555构成的施密特触发器图 3占空比可调的多谐振荡器