1、试卷 A一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题 2 分，共 20 分）1.将十进制数（18）10 转换成八进制数是 20 22 21 232. 三变量函数 BCAF,的最小项表示中不含下列哪项 m2 m5 m3 m73.一片 64k8 存储容量的只读存储器（ROM） ，有 64 条地址线和 8 条数据线 64 条地址线和 16 条数据线16 条地址线和 8 条数据线 16 条地址线和 16 条数据线4.下列关于 TTL 与非门的输出电阻描述中，正确的是 门开态时输出电阻比关态时大 两种状态都是无穷大输出电阻门关态时输出电阻比开态时大 两种状态都没有
2、输出电阻5.以下各种 ADC 中，转换速度最慢的是 并联比较型 逐次逼进型 双积分型 以上各型速度相同6. 关于 PAL 器件与或阵列说法正确的是 只有与阵列可编程 都是可编程的 只有或阵列可编程 都是不可编程的7. 当三态门输出高阻状态时，输出电阻为 无穷大 约 100 欧姆 无穷小 约 10 欧姆8.通常 DAC 中的输出端运算放大器作用是 倒相 放大 积分 求和9. 16 个触发器构成计数器，该计数器可能的最大计数模值是 16 32 16 2 2 1610.一个 64 选 1 的数据选择器有（ ）个选择控制信号输入端。 6 16 32 64二、填空题（把正确的内容填在题后的括号内。每空
3、1 分，共 15 分。 ）1已知一个四变量的逻辑函数的标准最小项表示为 13,9,86,43,20,mdcbaF，那么用最小项标准表示 ，以及 F ，使用最大项标准表示 ，以及 。2具有典型实用意义的可编程逻辑器件包括 ， ， ， 。3为了构成 4K16bit 的 RAM，需要 块 1K8bit 的 RAM，地址线的高 位作为地址译码的输入，地址译码使用的是 译码器。4在 AD 的量化中，最小量化单位为 ，如果使用四舍五入法，最大量化误差为 ，如果使用舍去小数法，最大量化误差为 。5如果用 J-K 触发器来实现 T 触发器功能，则 T,J,K 三者关系为 ；如果要用 J-K 触发器来实现 D
4、触发器功能，则 D,J,K 三者关系为 。三、 简答题（每小题 5 分，共 10 分）1用基本公式和定理证明下列等式：ABCBCA2给出 J-K 触发器的特征方程，状态转移真值表，状态转移图。四、分析题（25 分）18 选 1 数据选择器 CC4512 的逻辑功能如表 4.1 所示。试写出图 4.1 所示电路输出端F 的最简与或形式的表达式。 （9 分）表 4.1 CC4512 功能表IS INH A2 A1 A0 Y0 0 0 0 0 D00 0 0 0 1 D10 0 0 1 0 D20 0 0 1 1 D30 0 1 0 0 D40 0 1 0 1 D50 0 1 1 0 D60 0 1
5、 1 1 D70 0 01 高阻2. 如图 4.2 电路由 CMOS 传输门构成。试写出输出端的逻辑表达式。 （8 分）A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7 INH DIS Y CC4512 C B A 1 0 F 图 4.1 D A & 1VD 10K 图 4.2 F1 A & 1VD 10K F2 B & 1TG TG TG 3 试分析图 4.3 所示时序电路。 （8 分）(1) 该电路是同步的还是异步的？(2) 列出状态转移表和画出状态转移图，并说明电路的逻辑功能。五、设计题（30 分）1 设计一个 PLA 形式的全减器。设 A 为被减数，B 为减数，C 为低
6、位借位，差为 D，向高位的借位为 CO。完成对 PLA 逻辑阵列图的编程。 （10 分） A B C D CO 或 阵 列 或阵列 图 5.1 PLA逻 辑 阵 列 图 2 试用 555 定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为 500 Hz，占空比等于60，积分电容等于 1000 pF。 （10 分）（1）画出电路连接图；（2）画出工作波形图； （3）计算 R1、R 2 的取值。3 用中规模集成十六进制同步计数器 74161 设计一个 13 进制的计数器。要求计数器必须包括状态 0000 和 1111，并且利用 CO 端作 13 进制计数器的进位输出。74161 的功能表如下，可以
7、附加必要的门电路（10 分）74161 功能表输 入 输 出RD LD ET EP CP D0 D1 D2 D3 Q0 Q1 Q2 Q30 0 0 0 01 0 d0 d1 d2 d3 d0 d1 d2 d3D0 D3 2 1 CO LD R Q0 Q3 2 1 EP CP T 7461 图 5.2试卷 A_解答一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题 2 分，共 20 分）1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 二、填空题（把正确的内容填在题后的括号内。每空 1 分，共 15 分。 ）1 m(2,4,6,7,9,11,12,1
8、3,15)m(1,5,7,10,12,14,15)M(1,5,7,10,12,14,15)M(0,2,3,4,6,8,9,11,13)2 PLA, PAL, GAL, CPLD 等3 8， 2， 2-44 1， +15 T=J=K， D=J= K五、 简答题（每小题 5 分，共 10 分）1证：右= )CA(B)()A(BC左= =右， 证毕！2特征方程： n1nQKJ （1 分）状态转移真值表： （2 分）状态转移图： （2 分）1 1 1 1 计 数1 1 0 保 持, CO =01 1 1 0 保 持J K Q0 0 n0 1 01 0 11 1 n0 01 J=1， K= J=， K=
9、1 J= K=0 J=0 K= 四、分析题（25 分）1 （9 分）解：根据数据选择器的工作原理，由图可得： 且4(DCBA51CAB1F2 （8 分）解：F1=A （4 分）F2=AB （4 分）3 （8 分）解：（1）是异步的。 （2 分）（2）由图可得电路得状态方程为： （6 分）2n3112n1QCP由状态方程可得状态转移表如下：由状态转移表可画出状态转移图： 00 Q3Q2Q1 01 010 01 11 10 101 10 功能：8 进制计数器。五、设计题（30 分）1 （10 分）解：由题意可得真值表为：（3 分）CP 3Q210 0 0 01 0 0 12 0 1 03 0 1
10、14 1 0 05 1 0 16 1 1 07 1 1 1卡诺图为：（3 分） 0 0 1 0 1 0 1 0 1 00 01 11 10 1 A BC D 0 0 1 1 1 0 1 0 0 00 01 11 10 1 A BC CO 编程图为：（4 分） A B C D CO 或 阵 列 或阵列 图 5.1 PLA逻 辑 阵 列 图 2 （10 分）解：（1）电路连接图如下： （4 分） VO VI 1 VI 2 555 VCO VO VCC R 2 3 5 1 6 7 8 4 VCC 0.01 F R2 R1 C Vo A B C D CO0 0 0 0 00 0 1 1 10 1 0
11、1 10 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 1（2）电路工作波形图如下： （3 分） CV31t 0 Vc t 0 Vo tw1 tw2 （3）t w1=0.7(R1+R2)C （3 分）tw2=0.7R2C由题意： 50/1CR7.0)(7.02216.R. 2解得： R2=2R1R1=571.4K, 则 R2=1142.9 K3 （10 分）解：设计电路如下图： D0 D3 D2 D1 CO LD RD Q0 Q3 Q2 Q1 EP CP ET 74161 0 0 1 0 1 Clk C 1 1 试题 B一、选择题（从每小题的四个备选答案中
12、，选出一个正确答案，并将其号码填在括号内，每小题 2 分，共 20 分）1. 将十进制数（3.5）10 转换成二进制数是 11.11 10.11 10.01 11.102. 函数 BAF的结果是 BA 3. 一片 2k16 存储容量的只读存储器（ROM） ，有 个字节2000 40002048 40964. 下列关于 TTL 与非门的输出电阻描述中，正确的是 门开态时输出电阻比关态时大 两种状态都是无穷大输出电阻门关态时输出电阻比开态时大 两种状态都没有输出电阻5. 在 ADC 工作过程中，包括保持 a，采样 b，编码 c，量化 d 四个过程，他们先后顺序应该是 abcd bcda cbad
13、badc6. 第一种具有实用意义的可编程器件是 PAL GAL CPLD FPGA7. 可以直接现与的器件是 OC 门 I 2L 门 ECL 门 TTL 门8. 一个时钟占空比为 1：4，则一个周期内高低电平持续时间之比为 1：3 1：4 1：5 1：69. 一个二进制序列检测电路，当输入序列中连续输入 5 位数码均为 1 时，电路输出 1，则同步时序电路最简状态数为 4 5 6 710. 芯片 74LS04 中，LS 表示 高速 COMS 低功耗肖特基 低速肖特基 低密度高速二、填空题（把正确的内容填在题后的括号内。每空 2 分，共 30 分。 ）1. 如图 1 所示电路，有 REF1V。当
14、输入电压 1REFIVv时，输出电压为 ，当输入电压 2REFIVv时，输出电压为 。图 12、对于同步计数器 74161，如果输入时钟是周期方波，在正常计数时，进位输出保持高电平的时间为 个周期。34 位 DAC 中，基准电压=10V，D3D 2D1D0=1010 时对应的输出电压为 。4D 触发器的状态方程为 ；如果用 D 触发器来实现 T 触发器功能，则T、D 间的关系为 ；如果要用 D 触发器来实现 J-K 触发器功能，则D,J,K 三者关系为 。5为了构成 8K32bit 的 RAM，需要 块 2K8bit 的 RAM，地址线的高位作为地址译码的输入。6. PAL 由 阵列， 阵列和
15、 单元构成，其中， 阵列是可编程的。7. 要构成 17 进制计数器最少需要 个触发器。8由 555 定时器构成的单稳触发器，输出脉宽 TW 。三、分析题（共 30 分）1. 已知七段数码管为共阴数码管，译码器为图 2 所示，输入是 09 的四位 8421BCD 码（ 0123A） ，为了使数码管显示出相应输入，则给出译码器 7 段输出（ abcdefg）真值表，如果使用四位地址线的 PROM 实现该功能，画出阵列图。 （7 分）图 22. 通过时序图分析如图 3 电路的功能，已知输入是周期方波。 （7 分）A0A1A2A3abcdefg译码器图 33. 分析图 4 所示时序电路。 （8 分）(
16、1) 该电路是同步的还是异步的？(2) 列出驱动方程，状态方程，输出方程 ，状态转移表和画出状态转移图。图 44. 给出如图 5 所示电容正反馈多谐振荡器在充电和放电阶段的等效电路图。 （8 分）图 5四、设计题（每题 10 分，共 20 分）1. 利用一片二- 十进制译码器，接成一位全减器（即一位带借位输入的二进制减法电路） ，可以附加必要的门电路（A 为被减数， B 为减数，CI 为借位输入，F 为差，CO 为借位输出）2设计一个同步时序电路，只有在连续两个或者两个以上时钟作用期间两个输入信号 X1和 X2 一致时，输出才为 1，其余情况输出为 0。试卷 B_解答一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题 2 分，共 20 分）1. 2. 3. 4. 5. 6. 7. 8. 9. 10.
