1、半导体存储器,第五章 半导体存储器,存储器基本知识,第4.1节 存储器基本知识存储器是存储信息的部件，正因为有了存储器，计算机才有信息记忆功能 一. 存储器按位置分类 1. 内部存储器 通常与系统总线相连，CPU可直接访问，简称内存 1）内部CACHE：在CPU内作为一个高速的指令或数据缓冲区 2）外部CACHE：通常在主板上，介于内部CACHE和主存之间的缓冲区 3）主存储器：内部存储器主要使用的空间内存速度快，通常由半导体存储器组成，工艺采用双极性TTL或MOS技术内存包括RAM和ROM两部分，RAM占主要，通常说内存主要指RAM，而ROM主要用于存放BIOS 2. 外部存储器通常是通过专
2、用驱动设备才能访问，简称外存速度比内存慢，容量大、掉电信息不丢，如磁盘（软盘、硬盘）、光盘,存储器基本知识,二. 内存的行列结构为区分不同存储单元，每个单元都对应一个地址，读写访问时，应给出相应地址，经过译码后，选中具体存储单元。为简化译码电路，内存中存储单元按照多行多列的矩阵形式来排列。例：组成1KB的内存1）若不按矩阵形式排列，而是一字排开，则需要1024根译码线2）若按3232的矩阵形式排列，则只需要5根行选择线和5根列选择线,存储器基本知识,三. 随机读写存储器RAM (Random Access Memory)RAM既可读又可写，掉电信息丢失，按结构又可分为SRAM和DRAM 1.
3、静态RAM SRAM（static RAM）使用双稳态触发器存储信息，速度快，不需要刷新，但容量低、功耗大 计算机中CACHE常使用SDRAM 如：6264 8k * 8 62256 64K * 8,T1,T2为开关管，T3,T4为负载管，导通电阻r3,r4r1,r2。T1T3和T2T4构成两个反向器按正反馈连接，构成触发器 Xi高电平，T5,T6及其他与Xi相联的开关管导通，每一单元与数据线相连。Yi为高电平，T7,T8导通，此时仅有XiYi单元与外部数据线连通，可对该单元进行读写,存储器基本知识,2.动态RAM DRAM（dynamic RAM）使用电容存储信息，充电状态和放电状态分别表示
4、1和0，因电容有漏电，因此需要对动态RAM进行定时刷新。计算机中的主存条多以DRAM为主。DRAM的刷新DRAM的一次刷新过程就是对存储器进行一次读取、放大和再写入，通常按行进行刷新，具体执行时，让行地址信号/RAS有效，将该行所有存储单元分别读出，与放大电路接通，再写回。然后再给出下一行的/RAS信号，重复操作。通常每一行的刷新时间间隔不应超过2ms，实际应用时，由专用的DRAM控制器（Intel 8203、8207、8209）或DRAM本身自带的的片内刷新电路完成动态RAM的刷新。,存储器基本知识,四. 只读存储器ROM (Read Only Memory)ROM结构简单，位密度比RAM高
5、，掉电信息不丢失，可分为： 1. 固定ROM (掩膜ROM) 由制造厂家固化内容，不可修改 2. 可编程ROM (PROM) 由用户固化内容，但不可修改 3. 可擦除、可编程ROM (EPROM) 可多次擦除和重写（紫外线擦除）27*系列 2716 2732 2764 27040 4. 可电擦除、可编程ROM (EEPROM) 可多次擦除和重写（电擦除）2817 28C64 28C256 4种工作方式：读方式、写方式、字节擦除方式和整体擦除方式 5. 闪烁存储器(FLASH ROM) 属于EEPROM类型，性能优于EEPROM29F010、29F020，不加电时，信息可保存10年以上，可反复擦
6、写几十万次，且擦除速度较快；分为整体型、块结构型、带自举块型使用时，往Flash ROM中的命令寄存器写入不同命令，即可实现不同操作如：读命令、擦除命令、编程命令、复位命令等,存储器基本知识,五. 半导体存储器的容量存储器位容量 = 存储单元数位数存储单元数：存储器所含存储单元个数，每个存储单元对应一个地址，是一个独立的信息单元位数：每个存储单元所含二进制数长度，通常为1位、4位、8位例：一片62256为RAM存储器，位容量=32K8说明该存储器芯片具有15根地址线，8根数据线，除此之外，RAM还应具有/CE、/OE、/WE三根控制线（片选、读控制、写控制）注：有时也以字节(Byte)为单位表
7、示存储器容量1KB = 1024B，1MB = 1024KB，1GB = 1024MB，1TB = 1024GB= 210B = 220B = 230B = 240B,存储器基本知识,六. 典型存储器芯片和译码芯片 1. 62256 32K*8的CMOS静态RAM,输入,L,L,L,高阻,H,H,L,输入,H,L,L,输出,L,H,L,高阻,H,D7D0,OE,WE,CS,62256工作表,存储器基本知识,2. 27256 32K*8 EPROM,3. 74LS138 3-8译码器,引脚功能： 片选信号：G1 /G2A /G2BC、B、A译码/Y0到/Y7有效,存储器与CPU的连接,第4.2节
8、 存储器与CPU的连接存储器与CPU通过地址线、数据线、控制线进行连接，应考虑三个问题： 1. 高速CPU与低速存储器之间的速度匹配CPU插入Tw等待状态 2. CPU的总线负载能力8282和8286增强了AB和DB的驱动能力 3. 片选信号、行地址、列地址的产生机制多个存储器芯片组成大容量存储器，先通过片选信号/CS选择具体芯片，再通过行列地址选择该芯片内的具体存储单元行地址、列地址由AB的低位地址线与存储器连接来提供，然后由片内译码电路自动译码选择具体存储单元例：访问4K存储芯片，需要12根地址线连接到芯片，A11A0片选信号/CS由高位地址线译码得到，有三种方法：全译码、部分译码、线译码
9、,存储器与CPU的连接,全译码：用所有高位地址通过译码器得到多个/CS 部分译码：用部分高位地址通过译码器得到多个/CS 线译码：无需译码器，将高位地址中的1根作为/CS 例1 由1片6116(2K*8 RAM)和1片2716(2K*8 ROM)组成8088存储系统，RAM起始地址为C0000H，ROM地址范围紧随RAM之后，试利用全译码方法将8088与存储器进行连接，画出连接图 分析 片内存储单元选择 低位地址线 2K容量 需11根AB A10A0芯片选择 全部高位地址译码产生/CS A19A11,8088 20根AB 8根DB 控制信号组合产生/MEMR /MEMW,全译码,A10 A0,
10、部分译码,A18,A16,A17,A15,A14,A13,A12,A11,A10 A0,地址范围： A19 = 1 A19 = 0 6116 C0000H C07FFH 和 40000H 407FFH 2716 C0800H C0FFFH 和 40800H 40FFFH,线译码,A11 = 0 访问6116； A11 = 1 访问2116 地址范围： 6116与2116随A19A12的组合不同，共有256个地址范围,存储器与CPU的连接,例2 由1片62256(IC1 32K*8 RAM)和1片27256(IC2 32K*8 ROM)组成8088存储系统，RAM起始地址为00000H，ROM地
11、址范围紧随RAM之后，试利用全译码方法将8088与存储器进行连接，画出连接图 分析 8088 20根AB 8根DB 控制信号组合产生/MEMR /MEMW片内存储单元选择 低位地址线 32K容量 需15根AB A14A0芯片选择 全部高位地址译码产生/CS A19A15,全译码,8086存储器系统,第4.3节 8086存储器系统 8086系统内存组织 8086系统有20根地址线，16根数据线，寻址空间为1MB 512KB空间分配给偶地址存储器 A0 = 0 512KB空间分配给奇地址存储器 A0 = 1 偶地址存储器与数据线低8位相连，即由D7D0传送数据 奇地址存储器与数据线高8位相连，即由
12、D15D8传送数据,A19A1与奇、偶存储器相连，用于译码和/CS的产生， A0和/BHE则用于对二者访问的控制，分两种情况：1） 按字节访问存储器,8086存储器系统,按字访问存储器对准状态1个字的低8位在偶存储器，高8位在奇存储器/BHE = 0 A0 = 0，用一个总线周期通过D15D0完成16位数据传送如：MOV AX, 1000H ;AL (1000H)，AH (1001H)非对准状态1个字的低8位在奇存储器，高8位在偶存储器此时需要两个总线周期第一个总线周期 /BHE = 0 A0 = 1 读取奇存储器，得到低8位数据第二个总线周期 /BHE = 1 A0 = 0 读取偶存储器，得
13、到高8位数据如：MOV AX, 1003H ;AL (1003H)，AH (1004H),8086存储器系统,8086存储系统应用举例 例1 由2片62256（32K*8 RAM）组成64K*8 RAM,地址范围为0000HFFFFH，试用全译码方式将8086与存储器进行连接分析： A15A1与存储器的A14A0相连，选择片内32K个存储单元 A19A16用于译码产生2个芯片的片选信号/CS，根据地址范围，A19A16应总为0 A0与/BHE只控制对存储器的写访问 对存储器读访问时，两个芯片均输出数据，由CPU根据所执行操作决定读取D15D8还是D7D0，或者D15D0均读取,全译码,例2 用
14、2片62256（32K*8 RAM）和2片27256（32K*8 EPROM）组成8086存储器系统。要求EPROM的起始地址为F0000H，RAM的起始地址为00000H，使用全地址译码方式，试画出计算机的存储器连接图，并写出地址范围 分析：A15A1与芯片的A14A0相连，用于32K个存储单元的片内译码A19A16用于产生片选信号/CSRAM与ROM之间通过不同/CS信号分别访问RAM内部2芯片，ROM内部2芯片通过数据线高8位、低8位分别访问,存储器体系结构,三 微机系统中存储器的体系结构 1. 层次化的存储器结构,Cache速度最快，属于SRAM类型内存由DRAM构成，速度比Cache慢采用虚拟存储技术实现外部存储器与内存之间的映射采用高速缓冲技术实现内存与Cache之间的映射,存储器体系结构,2. 内存的分区结构,基本内存主要供DOS操作系统用,包括DOS操作系统, 系统数据, 驱动程序等，大小为640KB,高端内存区留给系统ROM及I/O卡缓冲区使用，共384KB,
