1、微机原理、汇编与接口技术,【基本要求】 掌握常用静态RAM和可擦除和可编程ROM与微型计算机三总线的连接方法。 【重点与难点】 1.存储器的组成结构及引线功能； 2.地址译码与地址分配； 3 存储器与CPU的连接。,5.1,5.2,5.3,存储器概述,常用的存储器芯片,存储器与CPU的接口,第五章 半导体存储器,5.1 存储器概述,存储器是计算机系统中的记忆功能部件，是用来存放程序和数据的硬件装置,5.1.1 存储器的类型,1.按工作时与CPU联系密切程度分为：,主存（内存）直接和CPU交换信息,且按存储单元读/写数据,速度快.辅存（外存）不能直接和CPU交换信息，作主存的外援,存放暂时不执行
2、的程序和数据。容量大,速度慢,2.按存储单元材料分为：,半导体存储器常作主存磁存储器磁带,磁盘光存储器光盘,5.1.1 存储器的类型,3.按存储器读写工作方式分为：,随机存储器(RAM)任何存储单元都能随时读写只读存储器(ROM)联机工作时只能读出不能写入,4.按存储器读写数据的方式分为：,并行存储器：引线多，速度快串行存储器：引线少，连接容易,5.1.2 存储器的性能指标与分级结构,1. 存储器的性能指标,4项：存储容量、存取速度、可靠性、性能价格比存储容量用其存储的二进制位信息量描述，表示为：容量=字数字长.微机中均以字节编址，常表示为：容量=字数8如，486主存8MB=8M*8,5.1.
3、2 存储器的性能指标与分级结构,1. 存储器的性能指标,存取速度是指从CPU给出有效的存储器地址到存储器输入或输出有效数据所需要的时间 对存储器的要求是容量大、速度快、可靠性高、成本低，但在一个存储器中难以全部达到.目前在计算机系统中，采用分级结构,5.1.2 存储器的性能指标与分级结构,2. 存储器的分级结构,目前采用较多的是3级存储器结构,即高速缓冲存储器（Cache）、内存和辅存.,AX,BX,BP,DI Cache 内存 硬盘 U盘，移动硬盘,5.1.2 存储器的性能指标与分级结构,2. 存储器的分级结构,高速缓存CACHE又称快存，由SRAM构成，用来临时存放指令和数据，速度快，容量
4、小内存存放运行期间的大量程序和数据，多由MOS动态随机存储器(DRAM)组成 辅存一般由磁表面存储器构成，用来存放系统程序、大型文件及数据库等,5.1,5.3,存储器概述,常用的存储器芯片,存储器与CPU的接口,第五章 半导体存储器,5.2,5.2 常用的存储器芯片,5.2.1 半导体存储器芯片的结构,存储器芯片的组成,2n *N(bit),n条地址线,N条数据线,双极型RAM主要用在高速微机中.静态RAM不需刷新;功耗大;适宜于 MOS型RAM 存储容量较小的系统中使用 动态RAM需刷新;集成度高;功耗低; 适于构成大容量的存储器系统,常用的静态RAM（SRAM）芯片有：6116、6264、
5、62128、62256,5.2.2 随机读写存储器RAM,如：6116芯片（存储容量2KB）的引线和功能如下,5.2.2 随机读写存储器RAM,如：6264芯片的引线和功能如下,5.2.2 随机读写存储器RAM,掩模ROM内容由厂家在生产过程中按用户要求写 入，用户不可更改 可编程ROM（PROM）内容由用户自行写入，写入 后不可更改 紫外线擦除PROM（EPROM）使用前内容可由用户更改，工作过程中只能读不能再写 电擦除PROM（EEPROM）可随时进行读/写，能长保存信息，断电后不丢失,5.2.2 只读存储器ROM,1.EPROM 常用EPROM以1片2716(2K8)为最基本容量.如：2
6、7324K8，27648K8，2712816K8，2725632K8,右图为2716等只读存储器芯片的引线排列：,5.2.2 只读存储器ROM,2.EEPROM 常用芯片有2816(2K8)、2817(2K8)和2864(8K8). 2816和2864的引线排列与同容量的6116和6264兼容， 2817和2864A的引线排列如图所示：,5.2.2 只读存储器ROM,CE芯片允许信号WE写允许信号OE输出允许信号RDY/BUSY擦写状态信号线. 擦除和写入时，置为高电平；写入完成，置为低电平 2816、2817和2864的主要性能指标：读取时间250ns、写入时间10ns(2816为15ns)
7、、字节擦除时间10ns（2816为15ns）、读操作电压5V、擦写操作电压5V、操作电流110mA,5.2.2 只读存储器ROM,2.EEPROM,3.闪速存储器 闪速存储器芯片为整体电擦除并需要为其提供12V编程电压. 但它的擦除和编程速度高、集成度高、可靠性高、功耗低、价格低，其整体性能优于一般EEPROM,5.2.2 只读存储器ROM,5.1,5.2,存储器概述,常用的存储器芯片,存储器与CPU的接口,第五章 半导体存储器,5.3,在CPU对存储器进行读/写操作时， 首先要由地址总线给出地址， （对象） 然后要发出相应的读/写控制信号，（方式） 最后才能在数据总线上进行信息交换.（传数据
8、）所以，存储器和CPU的连接，有三个部分： （1）地址线的连接； （2）控制线的连接。 （3）数据线的连接；,5.3 存储器与CPU的接口,存储单元（1byte）,5.3 存储器与CPU的接口,0 1 2 ,2K-1,单个芯片的接口：以6116（2K*8）芯片为例,CPU,A10A0,D7 D0,CB,6116芯片,若存储器由多个芯片组成，如何连接？,5.3.1 存储器芯片与地址总线的连接,地址译码器从芯片上选出存储单元，称为字选. 字选只要从地址总线的最低位A0开始。把它们与存储器芯片的地址线依次相连即可完成. 而存储器芯片则由地址总线中剩余的高位线来选择，这就是片选,地址线数与存储单元数间
9、的关系为：存储单元=2x（x为地址线数 ）如下表所列 地址线数 1 2 3 4 8 9 10 11 12 13 14 15 16 单元数 2 4 8 16 256 512 1K 2K 4K 8K 16K 32K 64K,5.3.1 存储器芯片与地址总线的连接,1.存储器芯片的字选线与地址总线的连接 字选原则是，从地址总线的最低位A0开始，把它们与存储器芯片的地址线依次相连,5.3.1 存储器芯片与地址总线的连接,2.存储器芯片的片选线与地址总线的连接,5.3.1 存储器芯片与地址总线的连接,例：连接容量为4K8的存储器，若用2K8的存储器芯片，共需多少片？共需多少根地址线？几根作字选线？几根作
10、片选线？,共需: (4k*8)/(2k*8) = 2片 总共地址线：4K = 212, 12根 字选线：2K = 211， 11根 片选线：12-11 = 1根,2.存储器芯片的片选线与地址总线的连接,5.3.1 存储器芯片与地址总线的连接,2.存储器芯片的片选线与地址总线的连接,5.3.1 存储器芯片与地址总线的连接,（2）译码法,常用典型译码器：74LS138（3-8译码器），其引线与功能如下图：,例5.1 (P212) 用译码法连接容量为64K8的存储器，若用8K8的存储器芯片，共需多少片？共需多少根地址线？其中几根作字选线？几根作片选线？试用74LS138画出译码电路，并标出其输出线的
11、选址范围.若改用线选法能够组成多大容量的存储器？试写出各线选线的选址范围,5.3.1 存储器芯片与地址总线的连接,64K8/8K8=8, 即共需要8片存储器芯片 64K=65536=216，故组成64K的存储器共需16根地址线 8K=8192=213， 即13根作字选线，选择片内单元 16-13=3， 即3根作片选线 芯片的13根地址线为A12A0，余下的高位地址线是A15A13，所以译码电路 对A15A13进行译码，译 码电路及译码输出线的 选址范围如图所示,5.3.1 存储器芯片与地址总线的连接,若改为线选法： A15A13 3根地址线各选一片8K8的存储器芯片，故仅能组成容量为24K8的
12、存储器 A15、A14和A13所选芯片的地址范围分别为： 6000H7FFFH、A000HBFFFH和C000HDFFFH,5.3.1 存储器芯片与地址总线的连接,共需芯片数 = 总容量 / 芯片容量 2N = 总存储单元数 （N=共需多少地址线） 2Z = 芯片的存储单元数 （Z=字选线的根数） 片选线的根数P = 总地址线N 字选线Z,5.3.1 存储器的字选与片选小结,例：2114（1K4）、6116（ 2K8 ）和6264（ 8K8 ）分别组成64K8的存储矩阵，各需多少芯片？地址需要多少位作为片内地址选择端，最少需要多少位地址作为芯片选择端？,5.3.1 存储器的字选与片选小结,类型
13、 芯片 字选 片选128 10 632 11 5 6264 8 13 3,1位、4位和8位的存储器芯片，其数据线分别为1根、2根和8根，在与8088 CPU总线的8根数据线相连时，采用并联方式：1位的存储器芯片，用8片，将每片的数据线依次与数据总线的8根数据线相连，8片的地址相同4位的存储器芯片，用2片，将每片的4根数据线分别与数据总线的高4位和低4位相连，2片的地址相同8位的存储器芯片，则将它的8根数据线分别与8根数据线相连,5.3.2 存储器芯片与数据总线的连接,ROM将芯片的输出允许线OE直接与8088的存储器读信号MEMR相连 RAM将各芯片的输出允许线OE（或RD）并联后与CPU总线
14、的MEMR相连;写允许线WE（或WR）并联后与MEMW相连,5.3.3 存储器芯片与控制总线的连接,例5.2 1K静态RAM的数据线和地址线的连接,1K位存储器芯片，有10241位、2564位和1288位等不同结构.连接包括：数据线连接 地址线连接控制线连接,5.3.4 连接举例,用10241位存储器芯片 8个组成的1K RAM,1024=210，故芯片上地址线为10条 数据线为1条，每一单元相应于一位，故只要把它们分别接到数据总线上的相应位即可,例5.2 1K静态RAM的数据线和地址线的连接,用2564位存储器芯片8个组成的1K RAM,每片2564芯片上有8条地址线, 条数据线. 两片组成
15、一页,将数据扩展为8位. 地址总线上的A0A7字选;A8和A9经过译码,实现片选,例5.2 1K静态RAM的数据线和地址线的连接,例5.3 8K EPROM和4K静态RAM的连接,通常,ROM和RAM的地址要一起考虑.用EPROM 2732和静态RAM 6116组成8K ROM和4K RAM的连接图如下：,8K EPROM和4K RAM按小容量芯片连接如图：,例5.3 8K EPROM和4K静态RAM的连接,8K EPROM和4K RAM的线选连接如图：,例5.3 8K EPROM和4K静态RAM的连接,CPU复位后IP(PC)为0的线选连接如图：,例5.3 8K EPROM和4K静态RAM的连接,
