1、数字电子技术基础,是电类专业的：,1.课程性质：,获得适应信息时代的数字电子技术方面的基本理论、基本知识和基本技能。培养分析和解决实际问题的能力，为以后学习与数字电子技术相关学科和专业应用打好以下两方面的基础:,2.课程目标：,1）正确分析、设计数字电路，特别是集成电路,2）进一步学习设计专用集成电路(ASIC),具入门性质的、重要的专业基础课,3.课程研究内容-数字信号传输、变换、产生等。内容涉及信号处理的器件、功能电路及系统。,4.课程特点与学习方法,1 ) 发展快,2 )应用广,3 )工程实践性强,学习方法,打好基础、,关注发展、,主动更新、,注重实践,课程学习中:了解电路功能的应用背景
2、,注重学习分析问题、解决问题能力的培养。,课程特点,每18个月芯片的集成度提高1倍,而功耗下降一半。,注重理解和掌握功能部件的外特性、多练习、多动手,数电的内容,第一章 数字逻辑概论,1.1数字电路与数字信号 1.2数制 1.3逻辑函数及其表示方法,1.1数字电路与数字信号,信号承载信息，即信号是信息的物理表现形式,电子系统处理电信号，其物理形式是电压或电流波形声音、图像、亮度、温度等等物理信息，都可以通过传感器转换而得到相应的电信号 信号波形代表了相应物理量的变化,模拟信号与数字信号,数字信号：在时间和幅值上都是离散的信号,仅在确定的时间点上有定义(tn)定义时间点上的信号幅度仅有量化区间上
3、的数值(量化编码),数字逻辑信号和波形,用符号0和1来表示幅度，称为逻辑0和逻辑1,数字波形是逻辑电平对时间的图形表示。,(a) 非周期数字波形,(b) 周期数字波形,二进制数字波形（bit） 一个比特表示两个状态，多个状态要用更多比特才能表示在数字电子技术和计算机应用中，采用多比特数字信号,多比特二进制信号的串行或并行处理 1）串行方式：多比特信号按比特位依次处理，要求信号按位依次传送 2）并行方式：多比特信号的所有位同时处理，要求各比特位要同时传送,1.2数制,1. 十进制： 以十为基数的记数体制表示数的十个数码： 1、2、3、4、5、6、7、8、9、0 遵循逢十进一的规律,任意一个十进制
4、数N可以表示成：,ai：第i位的系数,2. 二进制： 以二为基数的记数体制表示数的两个数码： 0、1 遵循逢二进一的规律,任意一个二进制数N可以表示成：,3. 八进制：以八为基数的记数体制表示数的八个数码：0、1 、2、3 、4、5、6 、7 遵循逢八进一的规律 任意一个八进制数N可以表示成： 4. 十六进制： 0 、 1、2、3、4、5、6、7、8、9、A、B、C、D、E、F 任意一个十六进制数展开式为：,数置转换,1. 二 十进制转换 2. 十 二进制转换 3. 十 二进制转换 4. 二进制 八进制转换 5. 二进制 十六进制转换 6. 十六进制二进制转换 7. 十六进制数与十进制数的转换
5、,第二章 逻辑代数与硬件描述语言,2.1逻辑代数 2.2逻辑函数的卡诺图化简法,逻辑函数与真值表,例：给定函数F=(A,B),两个自变量，共有四种取值组合F(0,0)=0；F(0,1)=0；F(1,0)=1；F(1,1)=1；,三个自变量，有八种取值组合 四个自变量，有十六种取值组合 ,例 证明,，按A、B取值,，,情况列出真值表，从表中可以直接得出结果。,一个控制楼梯照明灯的电路。A、B是两个单刀双掷开关，A装在楼上，B装在楼下。共同控制灯F的亮、灭。试写出灯F亮的逻辑函数。,只有开关A、B 都接上面或都接下面时，灯F才亮。而一个接上面，另一个接下面时，灯不亮。,逻辑描述,问题分析,工程上，
6、一般先提出逻辑命题，然后用真值表加以描述，最后写出逻辑函数表达式。,假设输入变量为A、B； 用0表示开关接下面，1表示接上面,假设输出变量为F； 用0表示灯灭，用1表示灯亮,则输入输出变量之间的关系可以用真值表来表示,由真值表，在A、B的四种组合中，只有一、四两种能使灯亮。这两种情况中，A、B之间是与的关系，而两种状态之间则是或的关系。故灯亮的逻辑函数为：,逻辑函数：,2.2逻辑函数的卡诺图化简法,另外的课件,第三章 逻辑门电路,3.1MOS逻辑门电路 3.2TTL逻辑门电路,1 高、低电平产生的原理,当S闭合，O=,当S断开， O=,0 V,+5 V,(低电平),(高电平),理想的开关：,2
7、.产生的高、低电平半导体器件,工作在可变电阻区:输出低电平,工作在饱和区:输出低电平,27,非逻辑门中，小圆圈表示非运算。 可以表示在输入端或输出端,对应三种基本逻辑运算，分别有三种门符号,与门,或门,非门,3种基本逻辑门,基本逻辑门的真值表和相应的基本运算完全相同,28,与、非合成为与非逻辑,或、非合成为或非逻辑,常用的复合逻辑及其逻辑门,与非门： 当且仅当输入全部为1时 输出才为0,或非门： 当且仅当输入全部为0时 输出才为1,29,3 异或逻辑及同或逻辑,异或门： 输入相异，输出为1,同或门： 输入相同，输出为1,异或逻辑,同或逻辑,第四章 组合逻辑电路,4.1组合逻辑电路的分析与设计
8、4.2若干典型的组合逻辑集成电路,31,组合逻辑电路的一般设计步骤（四步法）,原则：电路要最简（要求所用器件的种类和数量都尽可能 少，且器件之间的连线也最少)。,根据实际逻辑问题确定输入、输出变量，并定义逻辑状态的含义；,根据题意列真值表,4.1 组合逻辑电路的分析与设计,2.根据输入、输出的因果关系，列出真值表；,3.由真值表写出逻辑表达式，根据需要简化和变换逻辑表达式,4.画出逻辑图,32,2. 设计举例1,设计一个表决电路，该电路输入为A、B、C，输出是L。当输入有两个或两个以上为1时，输出为1，其他情况输出为0。用与非门设计该表决电路。,解：,例1,1） 根据题意可列出真值表,2） 画
9、出卡诺图,3）简化和变换逻辑表达式,L = AB+AC+BC,0,1,33,3）简化和变换逻辑表达式,L = AB+AC+BC,4）画出逻辑电路图。,34,2. 设计举例2,某董事会有一位董事长和三位董事进行表决，当满足以下条件时决议通过：有三人或三人以上同意；或者有两人同意，但其中一人必须是董事长。试用两输入与非门设计满足上述要求的表决电路。,解 1) 逻辑抽象。,2) 列出真值表；,3) 画出卡诺图，求输出L的表达式；,用变量A、B、C、D表示输入，A代表董事长，B、C、D代表董事，1表示同意，0表示不同意； 用L表示输出，L1，代表决议通过，L0，代表不通过。,4) 画出由与非门组成的逻
10、辑电路。,35,2. 设计举例2,L = AB + AC + AD + BCD,0 1 1 1 1 1 1 1,2) 列出真值表,3) 画出输出L的卡诺图并化简得,4) 画出由与非门组成的逻辑电路。,0 0 0 0 0 0 0 1,2. 设计举例2,L = AB + AC + AD + BCD,4) 画出由与非门组成的逻辑电路。,(1) 由逻辑图写出各输出端的逻辑表达式 (2) 化简和变换各逻辑表达式或列真值表 (3) 根据真值表或逻辑表达式确定逻辑电路功能,2. 组合逻辑电路的分析步骤：,分析的目的：确定电路的的逻辑功能,38,例1：分析下图所示逻辑电路,组合逻辑电路的分析举例,方法1：直接
11、写出逻辑表达式,例2 一个双输入端、双输出端的组合逻辑电路如图所示，分析该电路功能。,逻辑功能：半加器,方法2：逐级变量代换,40,例3 逻辑电路如图所示，分析该电路功能,1.根据逻辑图写出输出函数的逻辑表达式,2. 列写真值表,方法3：通过真值表确定逻辑功能：,解：,电路完成奇校验功能,4.2若干典型的组合逻辑集成电路,编码器 译码器 数据选择器 数值比较器 算数运算电路,编码器 (Encoder)的概念与分类,编码：赋予二进制代码特定含义的过程称为编码。,如：8421、BCD码中，用1000表示数字8,如：ASCII码中，用1000001表示字母A等,编码器：具有编码功能的逻辑电路。,编码
12、器,编码器的分类： 普通编码器优先编码器。,普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。,优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。,44,十个按键,输出代码,控制使能标志,1. 数字键盘输入8421BCD码编码器分析,（1） 逻辑图,45,（2）功能表,该编码器为输入低电平有效,1. 键盘输入8421BCD码编码器,2. 4线2线编码器设计,（2）逻辑功能表,编码器的输入为高电平有效。,（1）逻辑框图,分类：,译码：译码是编码的逆过程，它能将二进制码翻译成代表某一
13、特定含义的信号.(即电路的某种状态),译码器的定义和功能,译码器：具有译码功能的逻辑电路称为译码器。,唯一地址译码器,代码变换器,将一系列代码转换成与之一一对应的有效信号。,将一种代码转换成另一种代码。,二进制译码器 二-十进制译码器 显示译码器,常见的有：,译码器的功能：将每个输入的二进制代码译成对应的高、低电平信号,(1) 二进制译码器,当使能输入端EI为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平（输入少-输出多）,n 个输入端,使能输入端,2n个输出端,2. 集成电路译码器,译码器74HC139的内部电路,功 能 表,逻辑表达式：,74HC138(74LS138)集成译
14、码器,引脚图,示意框图,1、数据选择器的定义与功能,功能：在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。（输入多，输出少）,数据选择器：能实现数据选择功能的逻辑电路。相当于多个输入的单刀多掷开关，又称“多路开关” 。,0 0,D0,D1,D2,D3,0 1,1 0,1 1,工作原理及逻辑功能,=1,0,=0,0 0 0 D0,0 0 1 D1,0 1 0 D2,0 1 1 D3,74HC151功能框图,001,010,011,100,101,110,111,=D1=1,=D2=0,=D3=0,=D4=1,=D5=1,=D6=0,=D7=1,实现并行数据到串行数据的转换
15、,并 入,串 出,0 0 0,=D0=0,第五章 锁存器和触发器,5.1双稳态 5.2锁存器 5.3触发器 5.4触发器逻辑功能,SR锁存器,逻辑符号,置1端,置0端,逻 辑 功 能 表,不变,置0,置1,非定义 状态,:电路的初态 信号输入前的状态,称 S为置“1”端，R为置“0”端， 均为高电平有效,不变,置1,不变,置0,置1,不变,不变,3）工作波形,01,00,10,00,00,00,10,Q,61,工作原理,S=0；R=0：Qn+1=Qn,S=1；R=0：Qn+1=1,S=0；R=1：Qn+1=0,S=1；R=1：Qn+1= ,CP=1：,CP=0：状态不变,0,1,在触发器状态改
16、变的描述中，引入了时间的顺序：n 和 n+1。这是时序电路的特征,状态发生变化,62,在CP为低电平期间其状态不变。,在CP为高电平期间的R、S信号影响触发器的状态。,工作波形,D锁存器,1. 逻辑门控D锁存器,国标逻辑符号,逻辑电路图,S =0 R=1,若D=0：,Q = 0,若D=1：,Q = 1,S = D,S =1 R=0,逻辑功能表,状态转换图,工作特点：在CP低电平期间存储信号，在CP的上升沿，状态变化。,触发器的电路结构和工作原理,触发器-对脉冲边沿敏感，其状态只在时钟脉冲的上升沿或下降沿的瞬间改变。,主从触发器、维持阻塞触发器、利用传输延迟的触发器、,对CP上升沿敏感的边沿触发
17、器,工作波形,第六章 时序逻辑电路,6.1时序逻辑电路的基本概念 6.2同步时序逻辑电路的分析和设计 6.3异步时序电路的设计 6.4若干典型的时序逻辑集成电路,计数器,采用后九种状态作为有效状态，用反馈置数法 构成九进制加计数器。,RCO,ET,EP,R,D,A,B,C,D,CP,Q,A,Q,B,Q,C,Q,D,74161,LD,QD QC QB QA,1 1 0 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 1,1 1 1 0,1 1 1 1,第七章 存储器、复杂可编程器件和现场可编程门阵列,7.1只读存储器 （ROM） 7.2随机存取存储
18、器 （RAM）,Read-Only Memory,ROM的基本结构,ROM也由地址译码器、存储矩阵和输出电路三部分组成,地址译码部分与RAM相同，存储矩阵和输入输出控制电路由于存储机理不同而有较大区别,编程前的PROM,存储 矩阵,字线,位线,（1）二极管PROM的结构示意图,编程后的PROM,例 利用ROM实现的十进制数码显示（七段译码）,只读存储器（ROM）,译码或码制变换 把欲变换的编码作为地址，译码结果或目的编码作为相应存储单元中的内容,只读存储器（ROM）,思考：若填入的数值分别是7F、0D、B7、9F、CD、DB、FB、0F、FF、CF，译码显示如何？,第八章 脉冲波形的变换与产生,8.1单稳态触发器 8.2施密特触发器 8.3多谐振荡器 8.4 555定时器及其应用,第九章 数模与模数转换器,9.1D/A转化器 9.2A/D转换器,谢谢,
