1、内容提要锁存器和触发器的电路结构与工作原理 触发器的触发方式分类及动作特点 SR和D锁存器逻辑功能及其应用 JK、D、T和T 触发器的逻辑功能及其应用 *触发器的VHDL描述,数字电子技术基础实用教程,锁存器 latch 触发器 flip-flop 时钟 clock SR锁存器 S-R latch 特性表 characteristic table 特性方程 characteristic equation 状态图 state diagram 时序图 timing diagram 去抖电路 switch debouncer D锁存器 D latch,双 语 对 照,触发器 flip-flop 主从
2、SR触发器 maste/slave SR flip-flop 主锁存器 master latch 从锁存器 slave latch 主从JK触发器 maste/slave JK flip-flop 边沿触发器 edge-triggered flip-flop T触发器 T flip-flop T触发器 Tflip-flop,双 语 对 照,5.1时序电路基本逻辑单元概述,5.1.1时序电路基本逻辑单元及特点 组合电路 ：某一时刻的输出完全取决于当时的输入信号，与电路原来的状态无关，即它们没有记忆功能。 时序电路 ：某一时刻的输出不仅取决于当时的输入信号，还与电路原来的状态有关，即它们具有记忆功
3、能。,时序电路基本逻辑单元锁存器和触发器,锁存器和触发器具有以下的特点： 1.具有能够自行保持的稳态：“1”态和“0”态，即具有双稳态特性。 2.在一定的条件下，能够从一个稳态跳变为另一个稳态， 3.在条件消失后，能自行保持新的状态，即将新的信息记忆下来。,锁存器和触发器的动作特点区别： 锁存器对输入脉冲的电平敏感 触发器对输入脉冲的边沿敏感,锁存器和触发器的动作特点区别： 锁存器对输入脉冲的电平敏感 触发器对输入脉冲的边沿敏感,锁存器,触发器,低电平有效,高电平有效,上升沿有效,下降沿有效,5.1.2锁存器和触发器分类及描述,按电路动作特点分类，可分为：锁存器、主从触发器和边沿触发器。按逻辑
4、功能分类，可分为：SR、JK、D、T和T。,分类,描述方法：,特性表，特性方程、状态图和时序图,时序电路状态变化的节拍： 时钟信号（clock）,5.2锁存器,5.2.1基本SR锁存器,图（a)所示，当M=0，且S=0时，Q= ， = R，此时，若R=1，则Q=0， =1，即 = R。 如果R的信号消失，即R由10后，Q=1， =0，也就是Q的信息随着R信号的消失而消失了，因此，电路没有记忆功能，此为组合逻辑电路。,1.电路结构与工作原理,如果与M按如图 (b)所示连接，同样，当R=1时，Q=0， =1，M=1，使得Q=0；当R由10后，由于M= =1，所以Q=0保持不变，即尽管R信号消失，Q
5、=0， =1。将R=1的信号保持了，因此电路具有记忆功能。,2.逻辑功能描述特性表,与非门组成的基本SR锁存器,反馈,工作原理,反馈,正是由于引入反馈，才使电路具有记忆功能 !,输入 =0, =1时,若原状态：,1,1,0,0,1,0,1,0,输出仍保持：,若原状态：,0,1,1,1,1,0,1,0,输出变为：,置“0”！,输入 =1, =0时,若原状态：,1,0,1,0,1,0,0,1,输出变为：,若原状态：,0,0,1,1,0,1,0,1,输出保持：,置“1” ！,输入 =1, =1时,若原状态：,1,0,1,1,1,0,0,1,输出保持原状态：,若原状态：,1,1,0,1,1,0,输出保
6、持原状态：,保持！,输入 =0, =0时,输出：全是1,注意：当 、 同时由0变为1时，翻转快的门输出变为0，另一个不得翻转。因此，该状态为不定状态。,输入低电平有效用空心圆圈表示。,与非门组成的SR锁存器：输入低电平有效输入端有空心圆圈，输入符号上有非号。,或非门组成的SR锁存器： 输入高电平有效输入端无圆圈；输入符号无非号。,两个互补的输出：,有关符号,1. 基本RS触发器的特性表 (characteristic table ),二、逻辑功能描述,2. 特性方程,3. 状态图,转换方向,转换条件,稳定状态,反映输入信号取值和状态之间对应关系的图形.,置0,置1,置1,保持,不允许,4. 时
7、序图,置0,保持,不允许,置0,3.动作特点,在基本SR锁存器中，由于输入信号直接加在输出门上，所以输入信号在其全部作用时间里（S=1，=0，或R=1， =0），都能直接改变Q和的状态。,在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为SR锁存器或触发器。,【例5.2.1】运用SR锁存器消除机械开关振动引起的脉冲。,4.应用举例开关去抖电路,Q,5.2.2 具有使能端的SR锁存器(S-R latch with enable ),直接清零端,直接置位端,1.电路结构,直接清零端,直接置位端,直接清零端、置位端的处理：,CP=0时,0,锁存器保持原态,CP=1时
8、,特性表,R、S不相等时，信息传送路径的形象化表达 ：,预置清零端,预置置1端,逻辑符号,特性方程,CP=1期间有效,状态图,例：画出RS锁存器的输出波形 。假设Q的初始状态为 0。,CP,R,S,Q,使输出全为1,CP撤去后 状态不定,小结,1. 当CP = 0 时,无论R、S 为何种取值组合，输出端均“保持原态”；,2.只有当CP=1 时,将c门和d门打开，成透明，控制端R、S的取值组合决定输出状态。,5.2.3 D锁存器,1.电路结构与工作原理,2）特性方程,3）状态图,3.动作特点,在CP有效时，锁存器的状态与输入端D的值相一致，这时称锁存器为“打开”，并且从D输入端到Q输出端的通道是
9、“透明的”。因此，D锁存器常被称为透明锁存器。 当CP输入无效时，锁存器就锁存原来的值而不再对D端的输入做出任何响应。,5.3 主从触发器 (master/slave flip-flop),触发 ：时钟边沿作用下的状态更新,锁存器：在使能信号有效（0或1）时更新状态，且输出状态随着输入信号的变化而变化。,触发器：只有在时钟边沿作用下的更新状态，其它情况下保持原有状态不变。,5.3.1 主从RS触发器(maste/slave SR flip-flop),1.电路结构与工作原理,工作原理：,CP=1时： 主锁存器开启，其输出Q 随R和S端的变化而变；由于从锁存器被封锁，主从SR触发器保持原状态不变
10、。,CP由10： 主锁存器被封锁，不接受R和S的变化；从锁存器开启，主锁存器原来寄存的状态作为从锁存器输入端，决定主从触发器的状态输出。,工作原理：,CP=0时： 主锁存器被封锁，不接受R和S的变化； 从锁存器开启，主从SR触发器保持原状态不变。,CP由01： 主锁存器开启，开始接受R和S的变化； 从锁存器被封锁，主从触发器的状态不变。,由此得知：,主从SR触发器的状态更新在CP由1 0的时刻，其它时间保持原来状态不变，为下降沿触发。 用符号“”表示延迟输出。,2.逻辑功能描述 特性表,2.逻辑功能描述特性方程：,5.3.2主从JK触发器,1.电路结构与工作原理,工作原理：,主从触发器0态时：
11、 S=J,R=0,当CP=1时，主锁存器接受置1输入；从锁存器被封锁，主从JK触发器保持原态，当CP由10时，更新状态。,主从触发器1态时： S=0,R=K，当CP=1时，主锁存器接受置0输入；从锁存器被封锁，主从JK触发器保持原态，当CP由10时，更新状态。,没有约束,工作原理：,2.逻辑功能描述 特性表,特性表,时序图,例：画出主从 JK 触发器输出端波形图。,2.逻辑功能描述特性方程：,主从JK触发器没有约束,2.逻辑功能描述状态图：,【例5.3.1】根据JK触发器的逻辑功能和动作特点，对应如图5.3.6（a）所示输入信号变化的时序图。,2.逻辑功能描述时序图：,3.动作特点：,分两步动
12、作： 当CP=1时主锁存器接收输入端（S和R或J和K）的信号，被置成相应的状态，而从锁存器不变； 当CP下降沿到来时从锁存器按照主锁存器的状态翻转，所以Q状态的改变发生在CP的下降沿。 在CP=1的全部时间里输入信号都将对主锁存器起控制作用透明。,一次变现象： 在CP为1的时间里，主锁存器有可能随着输入信号的变化而变化，且至多只能变一次。,Q=0时，因S=J,R=0,在CP为1的时间里，主锁存器只接受置1和保持信号，在此期间如果J为1，则在CP由1变为0时，从锁存器变为1，且只能变一次。,一次变现象分析：,Q=1时，因S=0,R=K,在CP为1的时间里，主锁存器只接受置0和保持信号，在此期间如
13、果K为1，则在CP由1变为0时，从锁存器变为0，且只能变一次。,【例5.3.2】已知主从JK触发器的输入信号和CP信号波形如图5.3.7所示，试对应画出触发器时序图。,多输入端的JK触发器,5.4边沿触发器,1.电路结构与工作原理,置0维持线,置1维持线,置0阻塞线,置1阻塞线,(1) CP0时，G3=G4=1， G1和 G2构成的基本SR锁存器保持原状态。,1.电路结构与工作原理,置0维持线,置1阻塞线,维持-阻塞边沿D触发器,（2）CP上升沿到来时，若D为0， G6=1， G5=0，致使G4=0， G3=1。从而使Q=0，即Q=D。,1.电路结构与工作原理,置1维持线,置0阻塞线,置0维持
14、线,置1阻塞线,维持-阻塞边沿D触发器,（3）同理可得出，当CP上升沿到来时，若D为1，则 Q=1，即Q=D。,综上所述，边沿D触发器的特性方程为：,边沿D触发器没有一次变化问题,逻辑功能描述 状态表：,逻辑功能描述 状态图：,边沿JK触发器的逻辑符号,边沿JK触发器的特点,边沿触发，无一次变化问题。 功能齐全，使用方便灵活。 抗干扰能力极强，工作速度很高。,CP下降沿有效,例：已知维持阻塞D触发器的输入波形，画出输出波形图，Q的初始状态为0。,CP上升沿有效,CP,D,判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。,Q,【例5.4.1】已知上升沿触发的维持阻塞D触发器的输入信号和C
15、P信号波形如图5.4.3（a）所示，试对应画出触发器时序图。,时序图,动作特点,只有在CP的有效沿来的时候，触发器的状态才能更新。 CP输入端处加有动态符号“”。,5.5其它逻辑功能触发器,5.5.1 T触发器,具有翻转和保持功能的触发器。,逻辑功能描述特性表,逻辑功能描述特性方程：,逻辑功能描述状态图：,5.5.2 T触发器,只有翻转功能的触发器。,逻辑功能描述特性表,逻辑功能描述特性方程：,5.6不同触发器之间的逻辑功能转换,5.6.1 D触发器转换成其它触发器,1D触发器转换成JK触发器,D触发器 ： JK触发器：,2D触发器转换成T触发器,D触发器 ： T触发器：,5.6.2 JK触发
16、器转换成其它触发器,1JK触发器转换成D触发器,JK触发器 ： D触发器：,5.6.2 JK触发器转换成其它触发器,2JK触发器转换成T触发器,JK触发器 ： T触发器：,5.7 触发器的功能描述及相互转换,描述触发器的逻辑功能可以用：特性表（状态转换表）、特性方程、状态转换图、时序图等,状态图描述状态之间的转换及转换条件。圆圈表示状态，定向线表示状态转换方向，定向线旁边标注转换条件。,5.7.1触发器的功能描述,SR触发器的特性表,1. SR触发器功能描述,SR触发器的特性方程,2. JK触发器功能描述,JK触发器的特性方程,JK触发器的特性表,D触发器的特性表,D触发器的特性方程,3. D
17、触发器功能描述,T触发器的特性方程,T触发器的特性表,4. T、T触发器功能描述,T触发器的特性方程,各种触发器的功能描述,5.7.2各种锁存器和触发器动作特点,5.8触发器应用举例,注意几点：,（1) 异步清0或异步置1信号比其它信号优先。 （2) 不同触发方式的触发器动作特点：基本SR锁存器没有触发脉冲，输出透明；D锁存器有使能控制且电平有效，在使能有效时，输出呈透明状态；主从JK触发器CP下降沿有效，但它有一次变现象；边沿触发器在CP边沿有效。 （3) 时钟脉冲与输入值的跳变发生在同一时刻时，则输入值应取跳变前的状态。,【例5.8.1】下降沿触发的JK触发器输入波形如图5.8.1所示。已
18、知输入信号、J和K的电压波形，试画出Q的波形。,1Q,1D,2Q,2D,GND,4Q,4D,3Q,3D,时钟,清零,USC,公用清零,公用时钟,74LS175管脚图,【例5.8.2】试设计四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。在有人按下以后，其它人再按下按钮时不起作用。,+5V,D1,D2,D3,D4,CLR,CP,赛前先清零,输出为零 发光管不亮,D1,D2,D3,D4,CLR,CP,+5V,反相端都为1,1,D1,D2,D3,D4,CLR,CP,+5V,若有一按钮被按下，比如第一个钮。,0,这时其它按钮被按下也没反应。,0,本章小结,锁存器和触发器有两个稳态，可以保存1位二值信息，具有记忆功能。锁存器按其动作特点分类有基本SR锁存器和具有使能端的锁存器，是对脉冲电平敏感的电路，具有“透明”特性和“锁存”特性。触发器是对脉冲边沿敏感的电路，按其动作特点分类有主从触发和边沿触发的电路。触发器按逻辑功能分类有SR触发器、D触发器、JK触发器、T触发器、T触发器等。,
