1、第5章 触发器,学习要点： 基本触发器的结构及特点 触发器的功能描述方法 触发器的使用方法,第5章 触发器,5.1 基本触发器,退出,5.2 边沿触发器,5.1 基本触发器,5.1.1 基本RS触发器,5.1.2 钟控RS触发器,5.1.3 D触发器,退出,5.1.4 JK触发器,5.1.5 T触发器和T触发器,5.1.6 基本触发器的空翻和震荡现象,记忆元件是时序电路不可缺少的部分，而记忆元件都是由触发器担任的。在后面我们将会看到，对时序电路的设计或分析其对象都是触发器。所以，对各种触发器功能的掌握，是学习时序电路的基础。而且，触发器本身就是一个时序器件。因此，分析触发器的方法在分析时序逻辑
2、电路时均适用。,触发器的基本性质特点是： (1)具有两个稳定的状态，分别用二进制数码的“1”和“0”表示； (2)由一个稳态到另一稳态，须有外界信号的触发。否则它将长期稳定在某个状态，即长期保持所记忆的信息，故触发器可记忆1位二值信号。 (3)具有两个输出端：原码输出Q和反码输出 。一般用Q的状态表明触发器的状态。如外界信号使 ，则破坏了触发器的状态，这种情况在实际运用中是不允许出现的。 (4)当触发器接收输入信号，由一个稳定状态转换到另一个稳定状态时。通常把接收输入信号之前的状态称为现态，记作Qn，将接收输入信号之后的状态称为次态，记作Qn+1。,触发器的分类： 1、按触发器的电路结构形式的
3、不同来划分有：基本RS触发器、同步RS触发器、主从触发器、维持阻塞触发器、CMOS边沿触发器等。不同的电路结构形式，在接收输入信号的时刻，状态的变化过程等有不同的特点。 2、按触发器存储数据原理的不同来划分有：动态触发器和静态触发器。其中，通过MOS管栅极输入电容上存储电荷来存储数据者称为动态触发器，通过电路状态的自锁来存储数据者称为静态触发器。 3、根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T触发器； 4、根据触发方式的不同，可分为脉冲电平触发和脉冲边沿触发两种类型。根据现在使用的教材，是把脉冲电平触发的存储电路称为锁存器，把脉冲边沿触发的存储电路称为触发器。,
4、触发器的结构：它由门电路构成，有两个互补的输出端。但是随着科学技术发展，半导体工艺已经可以把一个或几个触发器集成在一片芯片中，构成集成触发器。所以，对于使用者来讲，应着重了解各种触发器的基本工作原理以及它们的逻辑功能，以便正确地使用它们，对其内部结构和电路不必深究。因此本章的重点是讨论各种集成触发器的功能。,5.1.1 基本RS触发器,电路组成和逻辑符号,信号输入端，低电平有效。,工作原理,1,0,0,1,1 0,0,0,1,1,0,0 1,1,1,1,1,0,1 1,不变,1,0,0,0,1,1,0 0,不定,？,特性表（真值表）,现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状
5、态。,次态：触发器接收输入信号之后所处的新的稳定状态。,特性方程：,（约束条件）,状态图,描述触发器的状态转换关系及转换条件的图形称为状态图,如下图所示，给定不同时刻的触发信号波形，可以得到触发器的状态变换波形。,波形图（时序图）,置1,置0,置1,置1,置1,保持,不允许,二用或非门组成的基本RS触发器,这种触发器的触发信号是高电平有效，因此在逻辑符号的输入端处没有小圆圈。,基本触发器的特点总结：,（1）有两个互补的输出端，有两个稳定的状态。 （2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 （3）R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器
6、的结构。 （4）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”。,上述基本RS触发器具有直接置“0”置“1”的功能，当Rd和Sd的输入信号发生变化，触发器的状态就立即改变。在实际使用中，通常要求触发器按一定的时间节拍动作。这就要求触发器的翻转时刻受时钟脉冲的控制，而翻转到何种状态由输入信号决定，从而出现了各种时钟控制的触发器。即，给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能变化。这种触发器称为时钟控制的RS触发器也称为同步触发器。下面来学习时钟控制的触发器。,5.1.2 钟控RS触发器（同步触发器）,逻辑图,逻辑符号,CP
7、1时，工作情况与基本RS触发器相同。,特性表,钟控RS触发器的卡诺图,特征方程,状态图,5.1.3 D触发器,如图改变钟控RS触发器的连接，就构成了D触发器，这样就不会出现R和S端同时为1的禁止状态。,特征方程,状态图,5.1.4 JK触发器,电路图,代入钟控RS触发器的特征方程，即可得到主从JK触发器的特征方程：,将,真值表,状态图,JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转,时序图,逻辑符号,5.1.5 T触发器和T触发器,电路图,特征方程,当T=1时，触发器称为触发器，可得触发器的特征方程为,状态图,5.1.6 基本触发器的空翻和振荡现象,前面所介绍的触发器都
8、是在CP=1期间触发信号有效，这种触发器称为电平触发或电位触发。如果CP=1时间维持较长，触发器就会出现空翻或振荡现象。,1空翻现象 空翻现象是指在CP=1期间触发器的输出状态翻转两次或两次以上，第一个CP=1期间Q状态的变化。,2振荡现象 对于JK触发器，当J=K=1时，在CP=1期间，触发器状态将在0和1之间不断翻转，这就是振荡现象。如图5-13所示的第二个CP=1期间波形。,空翻现象,振荡现象,5.2 集成触发器,为了设计生产出实用的触发器，必须在电路的结构上，克服、解决“空翻”与“振荡”问题。解决的思路是将CP脉冲电平触发改为边沿触发(即仅在CP脉冲的上升沿或下降沿触发器按其功能翻转，
9、其余时刻均处于保持状态)。常采用的电路结构为：,(1) 维持阻塞触发器；(2) 边沿触发器；(3) 主从触发器。由于它们的逻辑图及内部工作情况较复杂，对我们应用者而言，只需掌握其外部应用特性即可。所以我们将内部工作情况省略了。,5.2.1 维持阻塞触发器维持阻塞触发器是利用电路内部的维持阻塞线产生的维持阻塞作用来克服空翻的。维持:是指在CP期间，输入发生变化的情况下，使应该开启的门维持畅通无阻，使其完成预定的操作。阻塞：是指在CP期间，输入发生变化的情况下，使不应开启的门处于关闭状态，阻止产生不应该的操作。,维持阻塞触发器一般是在CP脉冲的上升沿接收输入控制信号并改变其状态。其它时间均处于保持
10、状态。以D维持阻塞触发器为例。其逻辑符号如图5.2.1(a)所示，如已知CP和输入控制信号，设起始状态Q=0，则其波形关系如图5.2.1(b)所示。,图5.2.1 维持阻塞触发器 (a)逻辑符号；(b)波形图,5.2.2 边沿触发器边沿触发器是利用电路内部门电路的速度差来克服“空翻”的。一般边沿触发器多采用CP脉冲的下降沿触发，也有少数采用上升沿触发方式。其逻辑符号如图所示，CP端加有符号“”，表示边沿触发，不加“”表示电平触发。CP输入端加了“”且加了“。”表示下降沿触发；不加“。”表示上升沿触发。如已知CP和输入控制端，设触发器起始状态Q=0，则波形关系如图5.2.2(b)所示。,5.2.
11、1 边沿触发JK触发器,符号图,波形图,上升沿触发的JK触发器,下降沿触发的JK触发器,画边沿触发器波形时应注意 :,（1）触发器翻转的时刻只可能发生在CP脉冲的上升沿或下降沿处，所以画波形时可对准CP的边沿处画虚线，在虚线处由J、K的状态决定触发器是否翻转。 （2）看虚线左侧的J、K值确定虚线右侧Q的状态。 （3）的波形与Q的波形是互补的，将Q的波形取反即可得到。,有些集成触发器的输入端往往不止一个，例如有的JK触发器的控制端有三个，且三个输入变量为相与的关系，输入控制信号为各输入信号相与，即J=J1J2J3 K=K1K2K3,在设计JK触发器电路时，凡碰到多个输入控制信号相与的情况，可不必
12、另画其他与门，直接利用触发器内部的与门即可。,5.2.3 主从触发器主从触发器具有主从结构，以此克服空翻。图5.2.3为主从JK触发器，它由主触发器、从触发器和非门组成，Q主、 主为内部输出端；Q、 是触发器的输出端。,图5.2.3 主从触发器,主从触发器是双拍式工作方式，即将一个时钟脉冲分为两个阶段。(1) CP高电平期间主触发器接收输入控制信号。主触发器根据J、K输入端的情况和JK触发器的功能，主触发器的状态Q主改变一次(这是主从触发器的一次性翻转特性，说明从略)。而从触发器被封锁，保持原状态不变。 (2)在CP由10时(即下降沿)主触发器被封锁，保持CP高电平所接收的状态不变，而从触发器
13、解除封锁，接受主触发器的状态，即Q=Q主。其逻辑符号如图5.2.5(b)所示。,如已知CP、J、K波形，其主从触发器的波形如图5.2.4所示。注意波形关系，可见：CP高电平期间，主触发器接收输入控制信号并改变状态；在CP的下降沿，从触发器接受主触发器的状态。这点需要和下降沿触发方式的触发器区分。,5.2.2 触发器的直接置位与直接复位,绝大多数实际的集成电路触发器都带有直接置位端 端和直接复位端 端，又称直接置1、置0端。当 =0时，将立即置Q=1；同样当 =0时，将立即置Q=0，其工作不受时钟的控制且与触发器的其他输入信号无关。,下图为带有预置数端和清零端的D触发器符号及波形,符号图,波形图
14、,5.2.3 集成触发器,74LS112为双下降沿JK触发器，其管脚排列图及符号如下,74LS74为双上升沿D触发器， 管脚排列如图,5.2.4 CMOS触发器,CMOS触发器与TTL触发器一样，种类繁多，在工作原理上CMOS触发器与TTL触发器基本相同。常用的集成触发器有74HC74（D触发器）和CC4027（JK触发器）。,CC4027管脚图,使用时注意CMOS触发器的直接置位和直接复位端是高电平有效。使用时电源电压为318V。,5.2.5 触发器的逻辑符号我们已介绍了各种触发器，为便于比较，我们将各种触发器的逻辑符号列在表5.2.3中。从表5.2.3中可以明显看出，触发器逻辑符号中CP端
15、若加“”，则表示边沿触发；不加此“”，则表示电平触发。CP输入端加了“”且加“。”，表示下降沿触发；不加“”表示上升沿触发。,表5.2.3 触发器的逻辑符号,表中用惯用符号表示主从JK触发器及边沿JK触发器是一样的，但新标准符号能表示出主从触发器的特点，CP输入端不加“”也不加“”表示高电平时主触发器接受控制输入信号，输出端Q和 加“ ”表示CP由高变低时，从触发器向主触发器看齐。有些集成触发器的控制输入端不只一个，其总的控制输入信号是它们各个输入信号相与。如7472带预置和清除的“与”选通主从JK触发器就是这样的集成芯片，其惯用符号和新标准符号分别如图5.2.5(a)和(b)所示。,小 结（
16、1）触发器是数字系统中极为重要的基本逻辑单元。它有两个稳定状态，在外加触发信号的作用下，可以从一种稳态转换到另一种稳态。触发信号消失后，仍维持其现态不变，因此，触发器具有记忆作用。 （2）集成触发器按功能可分为RS、JK、D、T、T等几种。其逻辑功能可用真值表、特征方程、状态图、逻辑符号图和波形图（时序图）来描述。 （3）触发器可分为高电平CP=1触发、低电平CP=0触发、上升沿触发、下降沿触发等四种触发方式。 （4）常用的集成触发器TTL型的有：双JK负边沿触发器74LS112、双D正边沿触发器74LS74；CMOS型的有：CC4027和CC4013。 （5）在使用触发器时，必须注意电路的功能及其触发方式。电平触发器在CP=1期间触发翻转，有空翻和振荡现象。为克服空翻和振荡现象，一般使用CP脉冲边沿触发的触发器。,
