1、第1页,第五章 触发器,5.1 概述 5.2 SR锁存器 5.3 电平触发的触发器 5.4 脉冲触发的触发器 5.5 边沿触发的触发器 5.6 触发器的逻辑功能及其描述方法,第2页,5.1 概述,定义：能够存储1位二值信号的单元电路统称为触发器。 特点：1、具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1,或二进制数的0和1。 2、根据不同的输入信号可以把输出置成1状态或0状态。在输入信号消失后，能将获得的新状态保存下来。,一、触发器的定义,触发器具有两个互补的输出端Q端和 Q 端。 当Q=1、Q=0时，称触发器的状态为1状态，（置位） 当Q=0、Q=1时，称触发器的状态为0状态，（复位
2、）,第3页,根据电路结构形式不同,SR锁存器,电平触发器,脉冲触发器,边沿触发器,根据逻辑功能不同,SR触发器,JK触发器,D触发器,T触发器,分类：,触发器原来的状态：初态，（现态） Q 触发器新的状态：次态 Q*,根据存储数据的原理不同,静态触发器,动态触发器,第4页,5.2. SR锁存器,结构最简单，是构成复杂触发器的基本部分,一、电路结构与工作原理： 1、或非门组成的SR锁存器,电路结构,符号,S：置位端set ，R：复位端replacement ，D：直接direct,第5页,2、与非门组成SR锁存器,电路结构,符号,工作原理：,输入信号：SD、RD、Q 输出信号：Q* 输入信号低电
3、平有效,S：置位端set ，R：复位端replacement ，D：直接direct,第6页,1,1,1,0,0,1,0,1,1,1,1,0,0,1,保持,特性表,第7页,1,0,0,0,1,0,0,0,1,1,0,1,0,保持,置0,1,1,1,0,0,1,1,0,第8页,0,1,0,1,1,0,1,1,0,1,1,1,0,0,1,0,1,1,0,第9页,0,0,1,1,0,0,0,1,1,1,1,0,0,0,0,1,保持,置0,置1,1,1,1,1,1,1,禁止,0,0,第10页,0,1,0,0,1,1,保持,置0,置1,1,1,禁止,特性表可简化为,Q,0,1,保持,置0,置1,禁止,动
4、作特点： 1、输入信号直接控制输出端的状态 抗干扰能力差 2、输入信号之间有约束。约束条件：SDRD0,SD-直接置位端 RD-直接复位端,第11页,已知与非门组成的SR锁存器输入信号波形如下图所示，试画出 Q、Q 端的电压波形。,第12页,5.3 电平触发的触发器,引入触发信号：使触发器只有在触发信号到达时才按输入信号改变状态 触发信号也称做时钟脉冲信号、时钟信号、时钟、CLK,受CLK控制的触发器也叫做同步触发器。,一、电路结构与工作原理,“ 同步 ”的含义：由时钟CLK决定S 、 R 能否对输出端起控制作用。,第13页,CLK0时，G3、G4禁止，Q*Q,CLK1时，G3、G4导通，功能
5、与基本RS触发器完全相同。,输入控制门,SR锁存器,CLK1时，约束条件：RS0,简化特性表为,Q,0,1,保持,置0,置1,禁止,Q,符号,第14页,动作特点： CLK0时，S、R不起作用，触发器输出端状态保持不变 在CLK 1的全部时间里，触发器输出端状态随S、R的变化相应改变 CLK 1时，若输入信号多次发生变化，则触发器状态多次发生翻转，因此其抗干扰能力差 CLK 1时，S、R有约束，约束条件：SR0,例：已知电平触发SR触发器输入信号波形如下图所示，试画出Q、Q端的电压波形。设触发器的初始状态为Q=0。,第15页,如果S信号有一个小干扰（正脉冲）,则Q翻转为1状态，不能保持0状态。抗
6、干扰能力差。,第16页,5.4 脉冲触发的触发器,为提高触发器工作可靠性,希望在每个CLK周期里输出端状态只改变一次，为此，设计出脉冲触发的触发器。 一、主从SR触发器：,第17页,主、从触发器的时钟信号相位相反，从触发器的输入:01或10 CLK=1时，7，8打开，3，4被封锁，主触发器根据S和R的状态翻转，从触发器保持原来的状态不变 CLK10时，7，8被封锁，3，4打开，主触发器在CLK=0期间状态不变，从触发器按照与主触发器相同的状态翻转,因此，在CLK的一个周期中触发器的输出状态只能改变一次。,第18页,主从SR触发器的动作特点：,1、CLK=1期间，从触发器被封锁，Q保持不变。主触
7、发器的输出根据S、R变化。 2、CLK下降沿到来时，主触发器被封锁，状态保持不变。从触发器解除封锁，主触发器状态移入从触发器之中。 3、CLK=0期间，由于主触发器被锁，状态保持不变，因此从触发器的状态也不改变。 4、CLK上升沿到来时，从触发器被封锁，Q保持不变。主触发器的输出根据S、R变化。 5、 CLK=1期间，S、R有约束。,第19页,主从SR触发器的特性表,Q,0,1,保持,置0,置1,禁止,Q,逻辑符号,延迟符号：CLK=1期间S、R起作用，主触发器状态随之变化，但是输出要延迟到CLK下降沿时才改变状态,第20页,CLK=1期间R、S没有变化,例1：负边沿翻转的主从SR触发器的时钟
8、信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。,第21页,例2：负边沿翻转的主从SR触发器的时钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。,CLK=1期间R、S有变化,可只画Q,第22页,已知主从SR触发器的时钟信号和输入信号波形，求作 Q 端的波形的方法小结：,1、如果在CLK=1期间，输入信号没有发生变化，则可在时钟的触发沿到来时，根据SR触发器的功能画出Q端的波形。 2、如果在CLK=1期间，输入信号发生多次变化，则可先判断主触发器的状态，在时钟的触发沿（负跳变沿或正变跳沿）到来时，根据主触发器的状态画出Q端的波形。,主
9、从SR触发器在CLK=1期间有约束 (SR=0) ，使用不方便,第23页,二、主从JK触发器,CLK=1期间Q、Q保持原来状态不变，7、8门总有一个被封锁，所以J、K可取00、01、10、11任何一种状态。无约束。,第24页,主从JK触发器逻辑功能：,特性表 （按照SR触发器分析）,1 1,0 0 0 0 0 0,1 1,0 0 0 0 0 0,0 1 0 0 1 1 1 0,保持,置0,置1,翻转,JK触发器没有直接控制、没有约束，有四种逻辑功能。,第25页,主从JK触发器的特性表,简化特性表为,第26页,动作特点： 在CLK1时，主触发器接收输入信号J、K，置成相应的状态，从触发器输出端状
10、态不变；CLK下降沿到来，从触发器按照主触发器的状态翻转。 CLK1的全部时间里，输入信号都将对主触发器起控制作用。 缺点： 当CLK的下降沿到达时，从触发器的状态并不一定按此时输入信号的状态翻转。有一次变化问题。 一次变化问题：在CLK=1期间，主触发器的状态能且仅能改变一次，而不论J、K发生了多少次变化。,第27页,1 1,0 0 0 0 0 0,1 1,0 0 0 0 0 0,0 0 1 1 1 0 1 0,保持,置1,置0,保持,置0,保持,保持,置1,在CLK=1期间，主触发器的状态能且仅能改变一次，而不论J、K发生了多少次变化。,第28页,例1：已知负边沿翻转的主从JK触发器的时钟
11、信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,CLK=1期间J、K没有变化,第29页,例2：已知负边沿翻转的主从JK触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,CLK=1期间J、K有变化,第30页,已知主从JK触发器的时钟信号和输入信号波形，求作 Q 端的波形的方法小结：,1、如果在CLK=1期间，输入信号没有发生变化，则可在时钟的触发沿到来时，根据JK触发器的功能画出Q端的波形。 2、如果在CLK=1期间，输入信号发生多次变化，则可先判断主触发器的状态（注意一次变化问题），在时钟的触发沿（负跳变沿或正变跳沿）到来时，根据主触发
12、器的状态画出Q端的波形。,第31页,5.5 边沿触发的触发器,为了提高触发器的工作可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CLK下降沿或上升沿到达时刻输入信号的状态，而在此之前和之后输入状态的变化对触发器的状态没有影响。,第32页,边沿D触发器的特性表：,符号：,第33页,CLK上升沿时刻的D信号起作用， CLK上升沿时刻输出才变化。,动作特点：,已知边沿D触发器的波形图 设起始状态为0状态,第34页,边沿JK触发器的特性表,简化特性表为,第35页,动作特点：触发器的次态仅取决于CLK信号的下降沿到达时输入端的逻辑状态，而在此之前或以后，输入信号的变化对触发器的状态没有影响。,优点：
13、这种动作特点有效地提高了触发器电路的抗干扰能力，从而提高了电路的工作可靠性。,符号,第36页,例：已知负边沿翻转的边沿JK触发器的时钟信号CLK和输入信号J、K的波形如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。,第37页,按照触发器逻辑功能的不同特点，将触发器分为： SR触发器：锁存器、电平触发、脉冲触发、边沿触发的触发器 JK触发器：脉冲触发、边沿触发的触发器 D触发器： 锁存器、边沿触发的触发器 T触发器：输入T=1时，每来一个CLK信号它的状态翻转一次；T=0时，状态不变。,5.6 触发器的逻辑功能及其描述方法,5.6.1触发器按逻辑功能的分类,同一种逻辑功能的触发器可以用不
14、同的电路结构来实现； 同一种电路结构形式也可以构成不同逻辑功能的触发器。,第38页,触发器的描述方法：特性表、特性方程、状态转换图、时序图,特性方程,状态转换图,一、SR触发器,特性表,RQ S,符号,第39页,特性方程,状态转换图,二、JK触发器,特性表,KQ J,符号,第40页,特性方程,状态转换图,三、T触发器,特性表,符号,第41页,特性方程,状态转换图,四、D触发器,特性表,符号,第42页,5.6.2 触发器的电路结构和逻辑功能的关系,触发器的逻辑功能和电路结构是两个不同的概念。 逻辑功能：指触发器的次态和初态以及输入信号之间在稳态下的逻辑关系。 表示方法：特性表、特性方程、状态转换
15、图、时序图等。 根据逻辑功能的不同，有SR、JK、D、T等几种触发器。 而锁存器、电平触发、脉冲触发、边沿触发的触发器是指电路结构的不同形式。由于电路结构形式的不同，带来了各不相同的动作特点。 同一种逻辑功能的触发器可用不同电路结构形式来实现。 同一种电路结构形式可构成不同逻辑功能的触发器。,第43页,触发器逻辑功能的转换 输入信号为双端的情况下，JK触发器的逻辑功能最为完善。 输入信号为单端的情况下， D触发器用起来最方便。 目前，生产的时钟触发器的定型产品中只有JK触发器和D触发器两大类，因此，学会触发器的转换是必要的。,原有触发器和新触发器之间的联系：输出相同。,第44页,JKD,特性方程,比较得：,画出电路图：,JKT,特性方程,比较得：,画出电路图：,第45页,转换步骤：,1、写出原有触发器的特性方程； 2、写出新触发器的特性方程； 3、变化新触发器的特性方程与原有触发器的特性方程比较，求出原有触发器的驱动方程-转换逻辑。,第46页,JKRS,特性方程,比较得：,画出电路图：,第47页,DJK,特性方程:,比较得：,画出电路图：,
