1、数字电子技术基础,第5章 触 发 器,2,概述,触发器（ Flip-Flop）是构成时序逻辑电路的基本单元，具有记忆功能，可以存储二进制信息。触发器的基本特点接收：根据输入信号置“1”或“0”；维持：自行保持稳定的“1”或“0”状态。触发器的分类按电路结构分：基本RS触发器、边沿触发器、主从触发器等；按逻辑功能分：RS触发器、JK触发器、T触发器、D触发器；按存储原理分：动态触发器（电容）、静态触发器（双稳态电路）。,3,5.1 基本RS触发器,基本RS触发器（基本触发器）是构成各种触发器的基本单元。,置位端,复位端,（低电平有效）,4,工作原理,置位端,复位端,5.1.1 基本触发器电路结构
2、与工作原理,5,1、状态转移真值表（状态表）,Qn+1卡诺图,5.1.2 基本RS触发器功能描述方法,6,2、特征方程（状态方程）,特征方程（状态方程）：描述触发器（时序电路）逻辑功能的函数表达式。,基本RS触发器功能描述方法（续1）,7,3、状态转移图（状态图）与激励表,状态图：,激励表：,基本RS触发器功能描述方法（续2）,8,4、波形图,波形图（时序图）：反映了触发器输出状态随时间和输入信号变化的规律。,基本RS触发器功能描述方法（续3）,不允许的输入,不允许输入引起的不定态,不允许输入未引起不定态,9,基本RS触发器也可以由或非门构成,或非门基本RS触发器,10,5.2 时钟控制的触发
3、器,在时序电路中，经常要求触发器的翻转时刻受时钟脉冲控制，而翻转到什么状态输入及现态决定，因此引入了钟控触发器。,钟控RS触发器钟控D触发器钟控T触发器钟控JK触发器,11,钟控端,5.2.1 钟控RS触发器,12,状态表,钟控RS触发器在CP1时的逻辑功能与基本RS触发器类似；只是复位端R、置位端S为高电平有效，RS0时触发器维持，RS1为不可出现的状态。,激励表,钟控RS触发器状态表和激励表,13,状态图,波形图,钟控RS触发器状态图和波形图,14,5.2.2 钟控D触发器,15,状态表,激励表,状态图,钟控D触发器在时钟作用下，次态始终和输入一致。,钟控D触发器（续）,16,5.2.3
4、钟控T触发器和T触发器,17,钟控T触发器（续）,状态表,激励表,状态图,钟控T触发器在T0时保持；钟控T触发器在T1时翻转。,18,钟控T触发器,激励表,状态表,将T触发器的T端接高电平或悬空，即为T触发器。,CP每作用一次，T触发器就翻转一次。,19,5.2.4 钟控JK触发器,20,状态表,激励表,状态图,JK触发器具有保持、置1、置0和翻转的功能。JK时，相当于T触发器； JK时，相当于RS触发器。,钟控JK触发器（续）,21,不同逻辑功能的触发器小结,基本RS触发器,钟控RS触发器,钟控T触发器,钟控D触发器,钟控JK触发器,22,不同逻辑功能的触发器小结（续）,23,5.2.5 电
5、位触发方式的工作特点,当钟控信号CP为低电平时，触发器不接收输入信号维持；当钟控信号CP为高电平时，触发器要接收输入信号接收；这种时钟控制方式称为电位触发方式。,电位触发方式会引起空翻现象。,24,空翻现象的产生,以T触发器为例,空翻现象：触发器在CP为1时间较长的情况下，多次进行翻转的现象。 如果要不出现空翻现象，则2tdtCPH 3td 。,25,5.3 集成触发器,集成触发器可防止空翻现象。,主要集成触发器：主从触发器维持阻塞式触发器边沿触发器,26,5.3.1 主从触发器,27,主从JK触发器工作原理,28,主从JK触发器工作原理（续）,29,主从JK触发器工作特点,CP=1，主触发器
6、按JK触发器特性工作，决定状态； 在CP下降沿（10）时，主JK触发器状态传递给从触发器，进而传递到输出。,输出状态变化的时刻在时钟下降沿； 输出状态由下降沿前一瞬间的J、K值按JK触发器的特征方程决定。,30,主从JK触发器的一次翻转现象,一次翻转：在CP1时，主触发器在输入的激励下翻转一次后，主触发器状态就保持不变的现象。,31,主从JK触发器的脉冲工作特性,脉冲工作特性：触发器对时钟脉冲的要求及触发器状态变化和时钟脉冲之间的关系。,CP 01：要求J、K信号已经稳定；（避免功能冒险） CP 1：J、K信号不再变化；且CP1持续时间tCPH 3td； CP 10：主触发器状态转移到从触发器
7、； CP 0：CP0的持续时间tCPL 3td； 时钟信号最短时钟周期T= tCPL+ tCPH 6td，即频率f1/ 6td。,32,边沿触发器：触发器仅在CP跳变时刻才接收输入信号，且在CP为稳定的高、低电平期间，输入信号的变化不会引起触发器的状态变化。,边沿触发式的触发器有两种：维持阻塞触发器； 边沿触发器。,5.3.2 边沿触发器,33,维持阻塞触发器工作原理,由于RD、SD的操作不受CP控制，因此RD、SD称为异步复位、置位端。,34,维持阻塞触发器工作原理（续1）,35,维持阻塞触发器工作原理（续2）,置0维持线与阻塞置1线 ：,则在CP上升沿到达后，若D：01，反馈线使R固定在1
8、，反馈线使S固定在0，即使得触发器维持在0状态，阻止触发器翻向1状态。,36,维持阻塞触发器工作原理（续3）,37,维持阻塞触发器工作原理（续4）,置0维持线与阻塞置1线 ：,则在CP上升沿到达后，若D：01，反馈线使R固定在1，反馈线使S固定在0，即使得触发器维持在0状态，阻止触发器翻向1状态。,置1维持线与阻塞置0线：若在CP上升沿前D为1，则在CP上升沿到达后，同理可分析，若D： 10，反馈线可使触发器维持在1状态，反馈线阻止触发器翻向0状态。,38,维持阻塞D触发器动作特点：在上升沿到达瞬间接收输入信号；上升沿到达时进行触发器翻转；上升沿后输入被封锁。,维持阻塞D触发器可以有效的防止空
9、翻，且具有较强的抗干扰能力。,维持阻塞触发器的动作特点,39,CP0期间，在CP上升沿到达之前，5、6门需建立稳定的状态；建立时间tsetup2td，在tsetup内要求输入D保持不变；CP0的时间tCPL2td。 CP上升沿到达后，为RD和SD接收输入，D需要保持一段时间（一个与非门延时）不能变化；保持时间tholdtd。 CP上升沿到达直到触发器建立稳定状态，需要三级与非门延时，因此CP1的时间tCPH3td。 CP工作最高频率：f1/(tCPH + tCPL)1/5td。,维持阻塞触发器的脉冲工作特性,40,CP1时，输入信号J、K可以进入输入与非门；而与或非逻辑构成的触发器自锁。 CP
10、下降沿（10）到达时的短暂时刻：AOI逻辑自锁短暂解除(RD、SD还未来得及变为1 )，但一个td之后 RD和SD 才锁死，此时J、K通过RD和SD进入基本RS触发器，完成边沿触发功能。,边沿触发器,SD、RD为异步置1，清0端,41,负边沿触发器的动作特点：在CP下降沿（对正边沿触发器为上升沿）到达前瞬间接收输入J、K的信号；在CP1和CP0期间，输入信号J、K的变化不会影响触发器输出。,边沿触发器比维持阻塞触发器具有更强的抗干扰能力。,边沿触发器的动作特点,42,下降沿到达前，输入要传递到RD和SD，即建立时间tsetuptd，CP1的时间tCPHtd。 由于CP下降沿到达时AOI逻辑立即
11、被封锁，故thold0。 在CP0期间只要保证基本RS触发器可靠翻转， CP0的时间tCPL2td。 CP工作最高频率：f1/(tCPH + tCPL)1/3td。,边沿触发器的脉冲工作特性,43,集成触发器小结,主从触发器,维持阻塞触发器,边沿触发器,44,MOS结构的边沿触发器,45,触发器小结,触发器是构成时序逻辑电路的基本单元，具有记忆功能，可以存储二进制信息。触发器的两个基本特点是：接收、维持。,46,不同逻辑功能的触发器小结,47,触发器的逻辑符号：1、传统逻辑符号 2、国标逻辑符号触发器的时序图,5.4 触发器逻辑符号及时序图,48,5.4.1 触发器逻辑符号,电位触发方式触发器
12、的逻辑符号,基本RS触发器,钟控RS触发器,钟控D触发器,49,集成触发器逻辑符号,传统的逻辑符号,CP输入端统一有动态符号“”表示边沿触发，CP端加小圈表示下降沿触发； RD 、SD端为异步直接置0、置1端；电路正常工作时， RD 、SD应为高电平； 输入端可以是多个输入信号相与输入。,50,集成触发器逻辑符号,国标逻辑符号,C1表示受其影响输入是以数字1标记的数据输入（ 1D，1J， 1K等 ）； CP输入端有“”符号表示边沿触发，无“”符号表示为主从触发器； CP端加小圈表示下降沿触发，无小圈表示上升沿触发； R 、S端为异步直接置0、置1端； (c)图为主从触发器，符号“”表示延迟输出
13、，对图3即表示CP返回0后输出状态才改变。,(a),(b),(c),51,5.4.2 触发器的时序图,画时序图的步骤： （首先要注意触发器的触发方式）以时钟信号CP的作用沿为基准，划分时间间隔；(钟控触发器以有效电平为基准)在时钟作用沿（钟控触发器为有效电位），根据触发器的逻辑功能（状态方程）决定次态；异步直接置0、置1端的作用不受CP控制。,52,触发器的时序图例,例：请画出边沿触发器构成的电路的时序图（设电路初态为0）。,53,异步复位与同步复位,同步复位：复位信号在时钟控制下对触发器进行复位。异步复位：复位信号对触发器复位不受时钟的控制。,54,END,55,习题56,注意：FF1下降沿触发，FF2上升沿触发,
