1、IBIS 模型及其应用 1IBIS 模型及其应 用CDMA 事业部 眭诗菊摘要： 本文介绍了用于高速系统信号完整性分析的 IBIS 模型的历史背景、IBIS 模型的结构、IBIS 模型的建模过程、IBIS 模型的参数、语法格式，以及在使用 IBIS 模型时常遇到的问题和解决方法。关键词：IBIS 模型、EDA、信号完整性、缓冲器、单调性、收敛高时钟频率下运行的并行处理系统或其它功能更加复杂的高性能系统，对电路板的设计提出了极其严格的要求。按集总系统的方法来设计这些系统的线路板已不可想象。许多EDA（电子设计自动化）供应商都提供能进行信号完整性分析和 EMC 分析的 PCB 设计工具。这些工具需
2、要描述线路板上元器件的电气模型。IBIS（I/O Buffer Information Specification）模型是 EDA 供应商、半导体器件供应商和系统设计师广泛接受的器件仿真模型。一、 IBIS 的背景及其发展在 IBIS 出现之前，人们用晶体管级的 SPICE 模型进行系统的仿真，这种方法有以下三个方面的问题：第一，结构化的 SPICE 模型只适用于器件和网络较少的小规模系统仿真，借助这种方法设定系统的设计规则或对一条实际的网络进行最坏情况分析。第二，得到器件结构化的 SPICE 模型较困难，器件生产厂不愿意提供包含其电路设计、制造工艺等信息的 SPICE 模型。第三，各个商业版
3、的 SPICE 软件彼此不兼容，一个供应商提供的 SPICE 模型可能在其它的 SPICE 仿真器上不能运行。因此，人们需要一种被业界普遍接受的、不涉及器件设计制造专有技术的、并能准确描述器件电气特性的行为化的、“黑盒”式的仿真模型。1990 年初，INTEL 公司为了满足 PCI 总线驱动的严格要求，在内部草拟了一种列表式的模型，数据的准备和模型的可行性是主要问题，因此邀请了一些 EDA 供应商参与通用模型格式的确定。这样，IBIS 1.0 在 1993 年 6 月诞生。1993 年 8 月更新为 IBIS 1.1版本，并被广泛接受。此时，旨在与技术发展要求同步和改善 IBIS 模型可行性的
4、 IBIS论坛成立，更多的 EDA 供应商、半导体商和用户加入 IBIS 论坛。1995 年 2 月 IBIS 论坛正式并入美国电子工业协会 EIA (Electronic Industries Association)。1995 年 12 月，IBIS 2.1 版成为美国工业标准 ANSI/EIA-656。1997 年 6 月发布的 IBIS 3.0 版成为 IEC 62012-1 标准。1999 年 9 月通过的 IBIS 3.2 版为美国工业标准 ANSI/EIA-656-A。目前大量在使用中的模型为 IBIS 2.1、IBIS 3.2 版本。二、IBIS 模型IBIS 模型是一种基于全
5、电路仿真或者测试获得 V/I 曲线而建立的快速、准确的行为化的电路仿真模型。它的仿真速度是 SPICE 模型仿真速度的 25 倍以上。人们可以根据标准化的模型格式建立这种模拟 IC 电气特性的模型，并可以通过模型验证程序型验模型格式的正确性。IBIS 模型能被几乎所有的模拟仿真器和 EDA 工具接受。由于来自测量或仿真数据，IBIS 模型较容易获得，IBIS 模型不涉及芯片的电路设计和制造工艺，芯片供应商也愿意为用户提供器件的 IBIS 模型。所以 IBIS 模型被广泛应用于系统的信号完整性分析。IBIS 模型及其应用 2IBIS 模型是以 I/O 缓冲器结构为基础的。 I/O 缓冲器行为模块
6、包括：封装 RLC 参数，电平箝位、缓冲器特征（门槛电压、上升沿、下降沿、高电平和低电平状态） 。图 1 为IBIS 模型结构。图 1：IBIS 模型结构说明 虚线的左边为输入的模型结构，右边为输出的模型结构电路的输入输出行为可定义为一个简单的功能集，以便生成 IBIS 模型。缓冲器的主要构成部件是封装的寄生 RLC 参数、电源和地箝位、门槛电压以及使能逻辑、上升沿、下降沿、高电平和低电平状态、摆率（dv/dt） 。输入的模型结构可以细化用图 2 表示。图 2：输入的模型电路图其中：C_pkg, R_pkg, L_pkg 为封装参数C_comp 为硅片上脚的压焊盘电容Power_Clamp 为
7、低端 ESD 结构的 V/I 曲线 GND_Clamp 为低端 ESD 结构的 V/I 曲线类似输入的模型， 输出的模型结构可以细化用图 3 表示。IBIS 模型及其应用 3图 3：输出的模型电路图其中：Pullup, Pulldown 为高电平和低电平状态的 V/I 曲线。Ramp 为上升沿和下降沿的摆率（dv/dt） 。指的是输出电压从 20%-80%的电压输出幅度所用的时间。为了更加准确地描述上升沿和下降沿的过程，有上升沿和下降沿的 V/T 曲线。三、IBIS 模型的建模过程IBIS 模型的建模方式有两种：一是通过 SPICE 仿真结果转换； 另一种是通过对器件进行测量而获得建模所需的参
8、数进行建模。见图 4。图 4：IBIS 模型的建模过程IBIS 模型及其应用 4四、IBIS 模型参数及模型示例IBIS 模型中包含了一些基本的参数，同时也给用户选择参数的机会。C_pkg , R_pkg , L_pkg : 封装的 RLC 参数C_pin , R_pin , L_pin : 引脚的 RLC 参数C_comp ： 硅片上引脚的压焊盘电容 PullUp： 输出高电平状态的 V/I 曲线。 示例见图 5。PullDown： 输出低电平状态的 V/I 曲线。示例见图 6。Power_Clamp：高端 ESD 的 V/I 曲线。示例见图 7。GND_Clamp： 低端 ESD 的 V/
9、I 曲线。示例见图 8。Rising Waveform：输出上升沿的 V/T 曲线。示例见图 9。Falling Waveform：输出下降沿的 V/T 曲线。示例见图 10。dV/dT_r, dV/dT_f：输出上升沿和下降沿的摆率。即：从 20%80%，或从 80%20% 电压输出幅度所需的时间。在测定 V/I 曲线时，电压的扫描范围，见表 1：表 1：电压的扫描范围关键词 下 限 上 限PullDown -VCC +2 VCCPullUp +VCC +2 VCCPower_Clamp -VCC +2 VCCGND_Clamp +VCC +VCCPullUp，Power_Clamp 曲线中
10、，电压是以 VCC 作为电压参考点。所以在 IBIS 模型中相应的电压值要作以下调整：Vtable = VCC- Vmeasured图 5： PullUp V/I 曲线示例IBIS 模型及其应用 5图 6： PullDown V/I 曲线示例图 7：Power_Clamp V/I 曲线示例 IBIS 模型及其应用 6图 8：GND_Clamp V/I 曲线示例 图 9：Rising Waveform V/T 曲线示例图 10：Falling Waveform V/T 曲线示例IBIS 模型及其应用 7IBIS 模型示例：器件的 IBIS 模型至少包含文件头、器件描述、模型描述三个部分，复杂的模
11、型还可以包含子模型、封装模型。第一： 文件头部分。 所用的关键词及示例如下：IBIS Ver 2.1Comment char |_charFile name lx16244t.ibsFile Rev 3.1Date August 31 98 Source SPICE-to-IBIS translation (Bench correlated model) | Temperature: 25C typ, -40C max, 85C min. Notes Generated by Peter R. LaFlamme (Backplane and ModelingApplications Engin
12、eer) Disclaimer(C) Copyright Fairchild Semiconductor Corporation 1998All rights reserved第二： 器件描述部分。所用的关键词及参数示例如下：|*| COMPONENT: LCX16244MTD |*Component 74LCX16244MTD Manufacturer Fairchild Semiconductor Corp|Package| variable typ min maxR_pkg 0.1 0.1 0.1 L_pkg 2.0n 1.37n 4.2n C_pkg .15p .1p .2p Pin
13、signal_name model_name R_pin L_pin C_pin1 OE1 cntrl NA 4.16n 0.20p 2 O0 data_o NA 3.57n 0.15p 第三： 模型描述部分。所用的关键词及参数示例如下：|*| Model data_o|*|Model data_oModel_type 3-statePolarity Non-InvertingEnable Active-LowVmeas =1.5000E+00IBIS 模型及其应用 8Cref =3.0000E-11Rref =5.0000E+02Vref = 0.000C_comp 8.0000pF NA
14、NA |Temperature Range 25.0000 85.0000 -40.0000 Voltage Range 3.3000V 3.0000V 3.6000VPulldown| voltage I(typ) I(min) I(max)|-3.3000 0.000 -1.0000E-02 0.000Pullup| voltage I(typ) I(min) I(max)|-3.3000 2.3300E-01 1.8300E-01 3.2300E-01GND_clamp| voltage I(typ) I(min) I(max)-3.3000 -1.7020E+01 -1.7320E+0
15、1 -1.6710E+01POWER_clamp| voltage I(typ) I(min) I(max)-3.3000 0.0000E-00 0.0000E-00 0.0000E-000.0000 0.0000E-00 0.0000E-00 0.0000E-00|Ramp| variable typ min maxdV/dt_r 1.6476/0.5610n 1.3728/0.7770n 1.8924/0.4241ndV/dt_f 1.7691/0.6726n 1.5094/0.9466n 1.9952/0.4795nR_load = 75.0000 Rising WaveformR_fi
16、xture = 75.0000 V_fixture = 0.000| time V(typ) V(min) V(max)|0.000 3.5245E-04 3.5835E-04 1.6265E-04IBIS 模型及其应用 9Falling WaveformR_fixture = 75.0000 V_fixture = 3.3000| time V(typ) V(min) V(max)|0.000 3.2995E+00 3.0570E+00 3.5650E+001.2000E-10 3.3000E+00 3.0580E+00 3.5650E+00| End Model data_o| End C
17、omponent LCX16244 |End五、 在使用 IBIS 模型中常遇到的问题和解决方法IBIS 模型的来源有以下四种：1、器件供应商提供；2、从专业的 IBIS 模型公司购买所需的器件模型；3、自己从网上下载；4、自己根据测试数据或根据资料的数据建模。在使用模型中常遇到两个方面的问题。一是模型中含有语法错误，ibischk3 程序运行出错，使得模型无法使用。最常见的错误是模型中 File name 指定的文件名与实际的 .ibs 文件名不一致。 其次是注释符“|”的乱用。 当模型出现语法错误时，可以借助于 IBIS 检查程序，定位错误并将其改正。另一方面是模型中的数据问题，由于 V/
18、I 和 V/T 曲线的非单调性或者数据的错误，造成仿真器不收敛，不同的仿真器对非单调性的允许程度不同。在分析过程中若出现仿真器不收敛，应该检查模型的 V/I 和 V/T 曲线的非单调性，在无法获得更好的模型的情况下，可以采用屏蔽数据错误或非单调的曲线部分的方法，以得到参考的仿真结果。例如，我们曾对 MPC860 的时钟网络进行信号完整性分析时就遇到不收敛问题。网络的电路示意如下：图 11：MPC860 的时钟网络示意 图MPC860 的时钟通过一个串阻驱动两片 SDRAM KM416S4030 和一片 FPGA FLEX10K30E。 完成 PCB 布线后，该网络的拓扑如图 12。在做分析时仿
19、真器报告如图 13的不收敛错误。分析 MPC860 时钟 860CLK 的模型，发现该模型的上升沿和下降沿的 V/T 曲线存在严IBIS 模型及其应用 10重的非单调性和数据错误。上升沿和下降沿的 V/T 曲线分别见图 14、图 15。图 12：MPC860 的时钟网络拓扑图 13：不收敛错误报告图 14：原 860CLK 的上升沿 V/T 曲线IBIS 模型及其应用 11图 15： 原 860CLK 下降沿 V/T 曲线从图 14、图 15 显而易见原 860CLK 的上升沿和下降沿 V/T 曲线存在问题。 由于无法获得更准确的模型。我们采取将上升沿和下降沿 V/T 曲线屏蔽掉的措施。得到
20、50MHZ 时钟的仿真结果如图 16。图 16：仿真结果使用 TEK TDS3032 300M 2.5GS/S 示波器在实际在 PCB 板上测得的波形读入仿真的SigWave 中的效果见图 17。将仿真波形与实测的波形叠加比较效果见图 18。由图可见，定性的来说，仿真波形与实测波形比较接近，仿真结果具有参考价值。两种结果存在一些偏差， 造成偏差的原因可能来自三个方面： 一是，模型本身的准确度不够，模型的上升沿和下降沿 V/T 曲线被屏IBIS 模型及其应用 12蔽掉，影响仿真结果。 二是，示波器的带宽不够，存在测量误差。三是，示波器的探头阻抗失配，造成测量误差。图 17：实测的波形读入仿真的
21、SigWave 中的效果图 18： 将仿真波形与实测的波形叠加比较效果IBIS 模型及其应用 13六、与 IBIS 模型有关的网址IBIS directory of publications:http:/www.eda.org/pub/ibisANSI/EIA-656 IBIS Home Page:http:/www.eia.org/eig/ibis/ibis.htmANSI/EIA-656 IBIS Tools:http:/www.eia.org/eig/ibis/tools.htmlERL IBIS Project:http:/www2.ncsu.edu/eos/project/erl_h
22、tml/erl_ibis.htmIBIS Cookbook:http:/www2.ncsu.edu/eos/project/erl_html/ibis/cookbk_ToC.htmERL Software:http:/www2.ncsu.edu/eos/project/erl_html/erl_software.htmHyperLynx:http:/ I/O Buffer Information Specification (IBIS) Version 3.2Ease System Simulation With IBIS Device Models Syed B.HuqHow to Use the IBIS Model Roy LeventhalIBIS Model Syntax Roy LeventhalSignal Integrity -Board Design & Simulation Techniques Roy Leventhal
