1、 i6姓 名： 张晓平 专 业： 电气工程及其自动化 学 号： 310808010105 班 级： 电气 08 1 班 ii指 导 老 师： 艾永乐 摘要计时器是我们日常生活常见的装置，是 利 用 特 定 的 原 理 来 测 量 时 间 的 装 置 。我 这 次 所 制 的 计 时 器 是 60 进 制 秒 计 时 器 ， 其 原 理 是 利 用 我 们 所 学 过 的 74LVC160 集成 计 数 器 构 成 任 意 计 数 器 的 反 馈 置 零 法 ， 以 及 用 555 定 时 器 组 成 多 谐 振 荡 器 。 60 进制 秒 计 数 器 的 原 理 基 本 都 是 从 课 本 出
2、 发 ， 但 却 高 于 课 本 ， 是 对 课 本 知 识 的 一 个 提 升 。关键词：计时器、74LVC160、555 定时器ABSTRACTThe timer is our daily life of common devices that are using a specific mechanism to measure time.This time i had a timer is 60 seconds in the system timer, its principle is to use what we learned 74lvc160 integration of the f
3、eedback counters constitute any counter to zero, and with 555 timer of tuner oscillator.More than 60 seconds in the principle of the basic counter is from the start, but above the books and books of a promotion.The keywords ： the timer, 74lvc160,555 timeriii1目录第一章 绪论 .1第二章 设计流程 22.1 设计任务及要求 .22.2 设计
4、目的 22.3 设计思路 22.4 方案选择 2第三章 各单元电路设计 .33.1 555 定时器构成多谐振荡器 33.2 计数器电路的设计 43.21 元件简介 .43.22 利用两片 74160 组成 60 进制递增计数器 83.23 电路的连接 .93.3 主要仪器与设备 .9第四章 设计体会与建议 .104.1 设计会体 .104.2 对设计的建议 .10参考文献 .111第一章 绪论所 谓 电 子 技 术 ,是 指 “含 有 电 子 的 、 数 据 的 、 磁 性 的 、 光 学 的 、 电 磁 的 、 或 者 类 似性 能 的 相 关 技 术 ”。 电 子 技 术 可 以 分 为
5、模 拟 电 子 技 术 、 数 字 电 子 技 术 两 大 部 分 。模 拟 电 子 技 术 说 是 整 个 电 子 技 术 的 基 础 ， 在 信 号 放 大 、 功 率 放 大 、 整 流 稳 压 、 模拟 量 反 馈 、 混 频 、 调 制 解 调 电 路 领 域 具 有 无 法 替 代 的 作 用 。 例 如 高 保 真 (Hi-Fi)的 音箱 系 统 、 移 动 通 讯 领 域 的 高 频 发 射 机 等 。与 模 拟 电 路 相 比 ， 数 字 电 路 具 有 精 度 高 、 稳 定 性 好 、 抗 干 扰 能 力 强 、 程 序 软 件 控制 等 一 系 列 优 点 。 随 着
6、计 算 机 科 学 与 技 术 突 飞 猛 进 地 发 展 ， 用 数 字 电 路 进 行 信 号 处 理 的优 势 也 更 加 突 出 。 为 了 充 分 发 挥 数 字 电 路 在 信 号 处 理 上 的 强 大 功 能 ， 我 们 可 以 先 将 模 拟信 号 按 比 例 转 换 成 数 字 信 号 ， 然 后 送 到 数 字 电 路 进 行 处 理 ， 最 后 再 将 处 理 结 果 根 据 需 要转 换 为 相 应 的 模 拟 信 号 输 出 。 自 20 世 纪 70 年 代 开 始 ， 这 种 用 数 字 电 路 处 理 模 拟 信 号的 所 谓 “数 字 化 ”浪 潮 已 经
7、席 卷 了 电 子 技 术 几 乎 所 有 的 应 用 领 域 ， 如 数 字 滤 波 器 等 。我们这学期学习了电子技术这门学科，并且是我们这个学期的重点课程。模拟电子技术最主要的部分是放大，放大信号，放大功率，理论与实际相结合，通过实验，我们对模拟电子技术有了进一步的了解。数字电子技术最主要的是数据处理，我们学习了 555 定时器的工作原理，以及由 555 定时器组成的多谐、单稳、施密特触发器的电路、工作原理及外接参数及电路指标的计算。根据我已有的知识和查阅的资料，我决定做一个 60 进制秒计数器，使自己所学的知识转化为实物。第二章 设计流程22.1 设计任务及要求设计一个秒计时电路，由
8、74160 同步二进制计数器和一个单位脉冲信号构成，单位脉冲信号由 555 定时器构成的多谐振荡器产生。2.2 设计目的（1）熟悉集成电路的引脚安排；（2）熟悉集成电路的使用方法和各种芯片的功能；（3）了解面包板结构及其接线方法；（4）了解秒计时电路的组成及工作原理；（5）熟悉秒计时电路的设计与制作，初步了解设计的要求和步骤。（6）加强对 555 及 74160 电路的综合能力和设计能力。2.3 设计思路（1）设计 555 构成的多谐震荡电路（f =1 Hz） 。（2）设计由两片 74160 构成的 60 进制电路。2.4 方案选择数字时钟总体方框图如图。秒计时电路总体方框图第三章 各单元电路
9、设计555 构成的多谐振荡器多谐振荡器由 74160 构成的 60进制计数器 秒计时电路33.1 555 定时器构成多谐振荡器555 定时器构成多谐振荡器如右图所示，该电路能够输出稳定的调频脉冲，作为时间基准。如下图，接通电源后，1uF 的电容被充电，当 Vc 上升到 2Vcc/3 时，使 Vo 为低电平，同时放电三极管 T 导通，此时 1uF 的电容通过电阻和 T 放电，Vc 下降。当 Vc 下降到 Vcc/3 时，Vo 翻转为高电平。当放电时间结束时， T 截止，Vcc 将通过两个电阻向 1uF 的电容 C 充电，当 Vc 上升到 2Vcc/3 时，电路又翻转为低电平。如此周而复始，于是，
10、在电路的输出端就得到一个周期性的矩形波。其频率为f=1.43/(R1+2R2)C=1Hz。其次用 555 定时器还组成占空比可的调多谐振荡器用到的公式：tpH = RAC1n20.7 RAC tPL=RBC1n20.7 RBC RA RB R1 R2 R3 D2 C vC D1 8 4 7 6 2 1 5 3 555 VCC vO 0.01 F 43.2 计数器电路的设计3.21 元件简介74160是4位二进制的计数器，它具有异步清除端与同步清除端，是可预置BCD异步清除计数器，它的外部引线排列如右图所示。不的是，它不受时钟脉冲控制，只要来有效电平，就立即清零，无需再等下一个计数脉冲的有效沿到
11、来。具体功能如下：1.异步清零功能 只要（CR的非）有效电平到来，无论有无CP脉冲，输出为“0” 。在图形符号中，CR的非的信号为CT=0，若接成七进制计数器，这里要特别注意，控制清零端的信号不是N-1（6） ，而是N（7）状态。其实，很容易解释，由于异步清零端信号一旦出现就立即生效，如刚出现0111，就立即送到（CR的非）端，使状态变为0000。所以，清零信号是非常短暂的，仅是过度状态，不能成为计数的一个状态。清零端是低电平有效。2.同步置数功能 当（LD的非）为有效电平时，计数功能被禁止，在CP脉冲上升沿作用下D0D3的数据被置入计数器并呈现在Q0Q3端。若接成七进制计数器，控制置数端的信
12、号是N（7）状态，如在D0D3置入0000，则在Q0Q3端呈现的数据就是0110.74LS160 芯片同步十进制计数器（直接清零）用于快速计数的内部超前进位用于n 位级联的进位输出同步可编程序有置数控制线二极管箝位输入直接清零同步计数C)R(.tfBApLH431%()q0BA8本电路是由4 个主从触发器和用作除2计数器及计数周期长度为除5的3位2进制计数器所用的附加选通所组成。有选通的零复位和置9输入。为了利用本计数器的最大计数长度（十进制） ，可将B输入同QA 输出连接，输入计数脉冲可加到输入A上，此时输出就如相应的功能表上所要求的那样。LS90可以获得对称的十分频计数，办法是将QD 输出
13、接到A输入端，并把输入计数脉冲加到B输入端，在QA输出端处产生对称的十分频方波。交流波形图：时钟到输出延迟计数 主复位输出延迟，主复位状态图Recommended Operating Conditions建议操作条件： 符号 参数 - 最小值 典型 最大值 UNIT 单位54LS 4.5 5.0 5.5 VCC Supply Voltage 电源电压74LS 4.75 5.0 5.25V54LS 55 25 125 TA 操作环境温度范围74LS 0 25 70IOH 输出电流-高电平 54,74 - - 0.4 mA54LS - - 4.0 IOL 输出电流-低电平74LS - - 8.0m
14、ALS160A and LS161A直流特性工作温度范围（除非另有说明）DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified) 符号 Parameter 参数 Limits限制范围 单位9最小 典型 最大VIH 输入高电平电压 2.0 - - V54 - - 0.7VIL输入低电平电压 74 - - 0.8VVIK 钳位二极管输入电压 - 0.65 1.5 V54 2.5 3.5 -VOH 输出高电平电压 74 2.7 3.5 -V54, 74 - 0.25 0.4VOL输出低电平电压 7
15、4 - 0.35 0.5VMR,Data,CEP,ClOCk 20 PE, CET- -40AMR,Data,CEP,ClOCk 1 IIH输入高电平电流PE, CET- -0.2mAMR,Data,CEP,ClOCk - - 0.4 IIL输入低电平电流 PE, CET 0.8mAIOS 短路电流(Note1) 20 - 100 mA总输出高电平电流 31总输出低电平电流- -32mALS162A LS163A直流特性工作温度范围（除非另有说明）DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise spec
16、ified) Limits限制范围Symbol 符号Parameter 参数最小 典型 最大单位VIH 输入高电平电压 2.0 - - V54 - - 0.7VIL 输入低电平电压 74 - - 0.8V10VIK 钳位二极管输入电压 - 0.65 1.5 V54 2.5 3.5 -VOH e输出高电平电压 74 2.7 3.5 -V54, 74 - 0.25 0.4VOL 输出低电平电压74 - 0.35 0.5V输入高电平电流Data, CEP, ClOCk - - 20 PE, CET, SR - - 40AData, CEP, ClOCk - - 0.1 IIHPE, CET, SR
17、- - 0.2mAInput LOW Current Data输入低电平电流 CEP, ClOCk, PE, SR - - 0.4IILCET - - 0.8mAIOS 短路电流 20 - -100 mAPower Supply Current电源电流 Total,Output HIGH 总输出高电平电流 - - 31ICCTotal,Output LOW 总输出低电平电流 - - 32mAAC CHARACTERISTICS (TA = 25)交流特性 Limits限制范围sybol 符号Parameter 参数最小 典型 最大单位fMax Maximum Clock Frequency最大
18、时钟频率 25 32 - MHz20 35 tPLH Propagation Delay传播延迟 ClOCk 到 TC -18 35ns13 24 tPHL Propagation Delay传播延迟 ClOCk 到 Q -18 27ns9.0 14 tPLH Propagation Delay传播延迟 CET 到 TC -9.0 14ns11tPHL MR or SR to Q MR 或 SR 到 Q - 20 28 nsAC SETUP REQUIREMENTS 交流安装要求(TA = 25) Limits限制范围Symbol 符号Parameter 参数最小 典型 最大UNIT 单位tW
19、CP ClOCk Pulse Width Low低电平时钟脉冲宽度 25 - - nstW MR 或 SR 脉冲宽度 20 - - nsts Setup Time, other*设置时间 20 - - nsts Setup Time 设置时间PE 或 SR 25 - - nsth Hold Time, data保持时间，数据 3 - - nsth Hold Time, other保持时间，其他 0 - - nstrec Recovery Time 恢复时间MR 到 CP 15 - - ns3.22 利用两片 74160 组成 60 进制递增计数器74LVC160是一种典型的高性能、低功耗CMO
20、S4位同步二进制加法计数器，除了具有这个功能外还有并行数据的同步预置功能，时钟脉冲CLK是计数器脉冲的输入端，也是芯片内4个触发器的公共时钟输入端，CLR为异步清零端，当它为低电平时，无论其输入端为何种状态，都能使片内所有触发器状态置零，LOAD为并行置数使能端，当它为低电平时，数据输入端D3D0的逻辑值置入计数器。60进制递增计数器（图4）由两片74160组成,个位计数器接成十进制计数形式；十位计数器接成六进制计数形式，采用异步清零，当计数器输出为0110时，立即译码反馈清零，及选择QC与QB做反馈端，经与非门（NAND）输出控制清零端（CLR ） ，接成六进制计数形式。然后将其组成同步电路
21、，十位用个位的输出信号控制计数使能端，使个位满十才能使十位计数一次，从而实现60进制递增计数。i60进制递增计数器3.23 电路的连接将由555定时器构成的多谐振荡器输出信号接入60进制递增计数器的CLK端，从而组成60进制秒计时器，如下图60 秒计时器电路图3.3 主要仪器与设备数字电路实验箱 或 EWB 软件集成电路 741602 片，555 定时器，与门3 个，译码管2 个, 电容2 个。i电 阻 500K2 只。电 容 0.1uF1 只，1uF1 只。其 它 七段发光二极管 (共阴级显示器) 2 个。第四章 设计体会与建议4.1 设计会体首先方案选择必须注意下面两个问题：(1)要有全局
22、观点，抓住主要矛盾。 (2)在方案选择时要充分开动脑筋，不仅要考虑方案是否可行，还要考虑怎样保证性能可靠，考虑如何降低成本，降低功耗，减小体积等许多实际的问题。通过这次对数字时钟的设计，让我了解了设计电路的程序，也让我了解了关于数字钟的基本原理与设计理念，通过对数字时钟各部分之间的组装与调试，使我了解到怎样通过示波器检测实验过程中出现的问题以及怎样解决这些问题。还有要设计一个电路总要先用仿真仿但是最后的成品却不一定与仿真时完全一样，因为，在实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的
23、设计方法。此外，本实验也可通过 EWB 软件实现。通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。4.2 对设计的建议通过这次对数字时钟电路的设计，我对数字电路有了进一步的认识和理解，并学习了使用 EWB 软件对电路的仿真。虽然电路连接并仿真成功，但对于电路元器件的工作原理还不是真正的理解透彻。总的来说，通过这次的设计学习，让我真正的认识到自己所学习到的是那么的肤浅，在以后的学习中我要深入原理，灵活的掌握所学习到的知识。 i参考文献1康华光. 电子技术基础M . 高等教育出版社，1999 年2彭华林等编. 数字电子技术M . 湖南大学出版社，2004 年 3金唯香等编. 电子测试技术M . 湖南大学出版社，2008 年4阎石. 数字电子技术基础M . 高等教育出版社，2001 年
