1、实验一 简单 I/O 口扩展实验一、实验目的1、 熟悉 74LS273，74LS244 的应用接口方法。2、掌握用锁存器、三态门扩展简单并行输入、输出口的方法。二、实验内容逻辑电平开关的状态输入 74LS244，然后通过 74LS273 锁存输出，利用 LED 显示电路作为输出的状态显示。三、实验原理介绍本实验用到两部分电路：开关量输入输出电路，简单 I/O 口扩展电路。四、实验步骤1、实验接线：实验箱上 CS244 接 CS0，CS273 接 CS1，平推开关K1K8 接 244/273PORT 单元的 IN0IN7，LED1LED8 接 244/273PORT 单元的 0007。2、编辑程
2、序，单步运行，调试程序3、调试通过后，全速运行程序，观看实验结果。4、编写实验报告。五、实验提示74LS244 或 74LS273 的片选信号可以改变，例如连接 CS2，此时应同时修改程序中相应的地址。六、实验结果程序全速运行后，逻辑电平开关的状态改变应能在 LED 上显示出来。例如：K2 置于 L 位置，则对应的 LED2 应该点亮。七、程序框图附件74LS273 和 74LS244 功能使用说明，参考微机原理与接口技术 （第二版）141 页。1、74LS27374ls273 中文资料:是带有清除端的 8D 触发器，只有在清除端保持高电平时，才具有锁存功能，锁存控制端为 11 脚 CLK，采
3、用上升沿锁存。 CPU 的 ALE 信号必须经过反相器反相之后才能与 74LS273 的控制端 CLK 端相连。(1).1 脚是复位 CLR,低电平有效,当 1 脚是低电平时,输出脚 2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出 0,即全部复位;(2).当 1 脚为高电平时,11(CLK)脚是锁存控制端,并且是上升沿触发锁存,当 11 脚有一个上升沿,立即锁存输入脚 3、4、7、8、13、14、17、18的电平状态,并且立即呈现在在输出脚 2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上.(3)74ls273 管脚功能：1D8D 为数据输入端，1Q8Q 为数据输出端，正脉冲触发，低电平清除，常用作 8 位地址锁存器。 2、74LS244(1).244 为三态输出的八组缓冲器和总线驱动器 3S,两组控制),其主要电器特性的典型值如下(2).引出端符号:1A11A4,2A12A4 输入端/1G, /2G 三态允许端(低电平有效)1Y11Y4,2Y12Y4 输出端(3).逻辑图:双列直插封装(4).极限值:电源电压 :7V输入电压:5.5V输出高阻态时高电平电压:5.5V工作环境温度:070存储温度:-65150(5).功能表:
