1、1,第六章 集成逻辑门和组合逻辑电路,6.1 数制与码制,6.2 脉冲波形及其主要参数,6.3 逻辑门电路,6.4 TTL集成门电路,6.5 MOS集成门电路,6.6 逻辑代数及其应用,6.7 组合逻辑电路的分析与设计,6.8 典型的集成组合逻辑电路,2,模拟信号：随时间连续变化的信号,基础知识,电子电路分为模拟电路和数字电路两大类,处理模拟信号的电路称为模拟电路。如整流电路、放大电路等，主要研究的是输入和输出信号间的数量关系。,在模拟电路中，三极管通常工作在放大区。,3,数字信号（脉冲信号）：是一种随时间发生跃变，并且持续时间短暂的信号。,处理数字信号的电路称为数字电路。如各种门电路，计数器
2、等。主要研究的是输入和输出信号之间的逻辑关系。,常见的脉冲信号有：方波、尖顶波、梯形波等。,在数字电路中，晶体管一般工作在截止区和饱和区，起开关作用。,4,6.1 数制和码制,6.1.1 数制,常用的数制包括十进制数(decimal)，二进制数(binary)，八进制数(octal)和十六进制数（hexadecimal）。,数是用来表示物理量多少的。常用多位数表示。通常，把数的组成和由低位向高位进位的规则称为数制。,在数字系统中，由于常见的开关器件（二极管、三极管等）通常具有两种不同状态，可方便的表示二进制数，所以数字电路中常用二进制数,5,所谓位置记数法就是同一个数码(或符号)处于不同的位置
3、其表示的数值不同。,符号(symbol)，基数(Radix，Base)和权(Weight)是位置记数法的三个要素,如10进制数999.9,6,权：10i，i与符号所处的位有关,符号(码)：0、1、2、3、4、5、6、7、8、9,1. 十进制数(Decimal),基数：10，逢十进一,任意一个具有n位整数和m位小数的十进制数可以写成：,多项式表示法(Polynomial notation),7,权：2i，i与符号所处的位有关,符号(码)：0、1,2. 二进制数(Binary),基数：2，逢二进一,任意一个具有n位整数和m位小数的二进制数可以写成：,多项式表示法(Polynomial notati
4、on),8,权：8i，i与符号所处的位有关,符号(码)：0、1、2、3、4、5、6、7,3. 八进制数(Octal),基数：8，逢八进一,任意一个具有n位整数和m位小数的八进制数可以写成：,多项式表示法(Polynomial notation),9,权：16i，i与符号所处的位有关,符号(码)：0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F,4. 十六进制数(Hexadecimal),基数：16，逢十六进一,任意一个具有n位整数和m位小数的十六进制数可以写成：,多项式表示法(Polynomial notation),10,5. 数制间的转换,多项式
5、法适合于将非十进制数转换为十进制数，只需将非十进制数按权展开相加即可,(1) 多项式法,11,基数乘除法适合于将十进制数转换为非十进制数,(2) 基数乘除法,如：把一个具有n位整数和m位小数的十进制数转换为具有k位整数和 i 位小数的2进制数：,由整数部分相等有：,由小数部分相等有：,12, 整数部分转换(除基取余法),商,余数,25,12,余数,6,3,1,0,LSB(Least Significant Bit),MSB(Most Significant Bit),13, 小数部分的转换(乘基取整法),小数,整数,0.625,取整,LSB,MSB,1.250,1,0.25,0.50,0,0.
6、50,1.00,1,14,(3) 基数为2i的进制数之间的转换,(1011010.11101)B,=(01011010.11101000)B,=(5A.E8)H,(457.23)O,=(100101111.010011)B,15,6.1.2 码制,编码：是指用文字、符号、数码等表示某种信息的过程。编码过程中应遵循的规则称为码制,数字系统中处理、存储、传输的都是二进制代码0和1，因而对于来自于数字系统外部的输入信息，例如十进制数09或字符AZ，az等，必须用二进制代码0和1表示。,二进制编码：给每个外部信息按一定规律赋予二进制代码的过程。或者说，用二进制代码表示有关对象（信号）的过程。,16,1
7、. 二十进制码（BCD码）,二十进编码是用四位二进制代码表示一位十进制数的编码方法，称为二进制数编码的十进制数（Binary Coded Decimal，BCD）,BCD码的本质是十进制数，但用二进制代码表示。,四位二进制代码有十六种组合，从十六种组合中任取其中的十种，并按不同的次序排列，则可得到多种不同的BCD码。,17,常用的几种BCD码,(1) 有权码,有权码的每一位都有固定的权重,8421 BCD码： 四位二进制码的前十个码。,多位十进制数，需用多位BCD码表示,例如(369)D= (0011 0110 1001)8421BCD,2421和5421码也是常用的BCD码,18,常用的几种
8、BCD码,(2) 无权码,无权码的每一位没有固定的权重,余3码是常用的无权码，它比对应的8421码多3,19,2. 其它常用的代码,(1) 格雷(Gray)码(也称循环码）,四位格雷码,格雷码不仅用在BCD码中，也用在其它需要编码的场合，因此出现了3位，4位，5位等位数不同的格雷码,格雷码的特点是相邻两组编码只有一位状态不同。,0111,用格雷码表示的数在递增或递减过程中不易出错，可靠性较高,20,四位格雷码,以中间为对称的两组代码只有最左边一位不同例如0和15，1和14，2和13等。这称为反射性。格雷码又称作反射码,具有反射性,具有循环性,每一位代码从上到下是以固定的周期进行循环的。右起第一
9、位的循环周期是“0110”，第二位的循环周期是“00111100”，第三位的循环周期是“0000111111110000”,21,四位格雷码,二进制码与格雷码的关系,已知二进制码求其对应的格雷码,求二进制码1110对应的格雷码,1 1 1 0,0,已知格雷码求其对应的二进制码,求格雷码1001对应的二进制码,1 0 0 1,1,1,1,0,22,(2) 奇偶校验码(Parity Check Codes),能发现奇数个代码位同时出错,23,Um,Um：脉冲幅度,tr： 脉冲前沿,tf： 脉冲后沿,tP: 脉冲宽度,T： 脉冲周期,f ：脉冲频率,占空比：,6.2 脉冲波形及其主要参数,正脉冲,0
10、V,3V,0V,3V,负脉冲,0V,3V,0V,3V,24,三极管的开关特性,饱和,截止,3V,0V,uO 0,相当于 开关断开,相当于 开关闭合,uO UCC,25,门电路的基本概念,6.3 逻辑门电路,1. 基本逻辑关系,逻辑事件：具有两种相互对立结果的事件称为逻辑事件，如“教室里的电灯是不是亮着?”,逻辑变量：表示逻辑事件的变量称为逻辑变量，如用A表示“教室里的电灯是不是亮着?”,逻辑变量的值：逻辑变量的取值只有“真（T）”、“假（F）”两种状态，在数字电路中一般用“1”和“0”表示。,26,基本逻辑函数关系有“与”、“或”、“非”三种。,逻辑变量之间的因果关系称为逻辑关系，如“教室里的
11、电灯是不是亮着？”这个逻辑事件的结果取决于“是否有电？”和“开关是否接通？”这两个逻辑事件的结果。,逻辑关系(逻辑函数）：,用F表示“教室里的电灯是不是亮着？”,用A表示“是否有电？”,用B表示“开关是否接通？”,F = f(A,B),则F是A与B的逻辑函数,27,0 0 0,0 1 0,1 0 0,1 1 1,“与”逻辑关系是指当决定某事件的条件全部都具备时，该事件才发生。,设：开关闭合、灯亮用 逻辑“1”表示。开关断开、灯灭用逻辑 “0”表示，,6.3.1 与门电路,28,二极管“与” 门电路,1. 电路,2. 工作原理,输入A、B、C全为“1”,如：VA=0V、VB=3V、VC=3V,输
12、入A、B、C不全为“1”,则：DA优先导通;DB、DC截止,VF0V F = “0”,设VA=3V、VB=3V、VC=3V,则：DA、DB、DC全导通,VF3V,F = “1”,29,“与”门逻辑符号,与门逻辑状态表,F = ABC,“与”门逻辑关系式,有“0”出“0”，全“1”出“1”,30,0 0 0,0 1 1,1 0 1,1 1 1,“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,6.3.2 或门电路,31,二极管“或” 门电路,1. 电路,2. 工作原理,输入A、B、C全为“0”,如：VA=3V、VB=0V、VC=0V,输入A、B、C不全为“0”,则：DA优先导通;D
13、B、DC截止,VF3V F = “1”,设VA=0V、VB=0V、VC=0V,则：DA、DB、DC全导通,VF0V,F = “0”,32,“或”门逻辑符号,F = A+B+C,或门逻辑状态表,“或”门逻辑关系式,有“1”出“1”，全“0”出“0”,33,0 1,1 0,“非”逻辑关系是否定或相反的意思。,逻辑式：,6.3.3 非门电路,34,三极管“非” 门电路,0V,1. 电路,设：A=“0” ,VA = 0V，T 截止,VF +UCC , F = “1”,设：A=“1” ,VA = 3V，T 饱和,VF 0V , F = “0”,2. 工作原理,“非”门逻辑状态表,3V,非门逻辑函数表达式
14、：,35,“与非” 门电路,与非门逻辑状态表,有“0”出“1”，全“1”出“0”,逻辑函数表达式：,36,“或非” 门电路,或非门逻辑函数表达式：,或门逻辑状态表,有“1”出“0”，全“0”出“1”,37,例6.1：根据输入波形画出输出波形,A,B,有“0”出“0”，全“1”出“1”,有“1”出“1”，全“0”出“0”,38,6.4 TTL 集成门电路,将各种门的器件及连线集成在同一硅片上，构成集成门电路，根据集成度（每一片硅片上所含器件数）的高低，分SSI 、LSI 、VLSI等。由于制造工艺不同，集成电路分双极型(TTL)和单极型(CMOS)。,TTL集成门电路,74/54,74H/54H
15、,74S/54S,74LS/54LS,CT1,CT2,CT3,CT4,39,6.4.1 TTL与非门电路,多发射极晶体管T1的等效电路,1. 电路结构和逻辑功能,40,逻辑功能,(1) A,B,C中至少有一个为逻辑“0”,设C为逻辑“0”，即C端接标准低电平0.3V,1V,IIL,IIL：输入低电平电流,规定,IOH,IOH：输出高电平电流,也称输出拉电流,规定,41,逻辑功能,(2) A、B、C全为逻辑“1”,设VA=VB=VC=3.6V,IIH,IIH：输入高电平电流，标准规定,IOL,IOL：输出低电平电流，也称输出灌电流，标准规定,2.1V,1V,0.3V,42,“与非” 门的逻辑符号
16、,“与非”门真值表,结论：1.输入不全为“1”时，输出为“1”,2.输入全为“1”时，输出为“0”,43,74LS00,74LS20,44,(1) 电压传输特性：,输出电压 UO与输入电压 Ui的关系,2. TTL“与非”门电路的特性和参数,测试电路,3.6V,0.7V,1.4V,0.3V,电压传输特性,45,电压传输特性：,3.6V,0.7V,1.4V,0.3V,46,典型值3.6V，2.4V为合格,典型值0.3V，0.4V为合格,输出高电平电压UOH,输出高电平电压UOH和输出低电平电压UOL,输出低电平电压UOL,阈值电压 UT=1.4V,(2) TTL“与非”门的参数,47,(3) 抗
17、干扰能力,输入低电平噪声容限UL,UOHUHUON,UOL,UL,UL+UOLUOFF,ULUOFFUOL,输入高电平噪声容限UH,UOH,UH,UHUOHUON,48,(4) 输入负载特性,1.4V,UOFF,ROFF,RON,49,输入低电平电流IIL,输入高电平电流IIH,输出高电平电流IOH,输出低电平电流IOL,IIL1.6mA、IOH400A,IIH40A、IOL16mA,(5) 带负载能力,50,扇出系数,NL,0,低电平扇出系数NL,高电平扇出系数NH,1,IOL,IIL,IIL,IIL,IOH,IIH,IIH,IIH,NH,扇出系数,N=minNL、NH,51,1. 集电极开
18、路“与非”门电路(OC门),OC门的应用：,1.用作电平转换电路,2.实现线与功能,6.4.2 其它类型的TTL门电路,符号,52,“线与”电路,53,74LS12,74LS03,54,2 三态输出与非门电路,T4 ,T5截止,F 高阻态,C = “0”,C = “1”,0.3V,1V,1V,55,三态门电路的应用,数据总线,I/O口,56,74LS125,74LS126,57,6.5 CMOS门电路,TTL门电路由晶体管组成，属双极型门电路，MOS门电路由绝缘栅场效应管组成，属单极型门电路，MOS门电路制造工艺简单、集成度高、功耗低、抗干扰能力强，其中的互补MOS门电路(CMOS)目前应用最
19、多。MOS门电路的主要缺点是速度没有TTL门电路高。,TTL集成门电路,CD4,74HC/54HC,CC4,58,CMOS 门电路是一种互补对称场效应管集成电路,PMOS,NMOS,互补对称结构，CMOS,A = 0， T2 导通，T1 截止,0,F = 1,A = 1，T1 导通，T2 截止,F = 0,6.5.1 CMOS 反相器(非门),1. 功耗极小,2. 输出幅度大,1,1,0,59,6.5.2 CMOS集成与非门电路及或非门电路,A = 1，B = 1(全为“1”),T1,T2 导通，T3,T4 截止,A = 0，B = 1(不全为“1”),T4导通，T2 截止,F = 1,F =
20、 0,输出低电平会随着输入端的增多而增大，所以输入端子数受到限制。,1. CMOS与非门,60,2. CMOS或非门电路,A =0，B =0(全为“0”),T3,T4 导通，T1,T2截止,A = 1，B = 0(不全为“0”),T2导通，T4 截止,F = 0,F = 1,61,注意：CMOS “与非”门的输入端越多，串联的驱动管越多，导通时的总电阻就愈大，输出低电平值将会因输入端的增多而提高。对于CMOS “或非”门因驱动管并联，不存在这个问题。因此，CMOS门电路中 “或非”门用的较多，是基本门,(1) 静态功耗低（每门只有0.01mW, TTL每门10mW),(3) 抗干扰能力强,(4
21、) 扇出系数大,(5) 允许电源电压范围宽 ( 3 18V ),CMOS门电路的优点：,(2) 输出幅度大,CMOS门电路的缺点：,(1) 速度比TTL低,(2) 带负载能力差,62,常用的门电路,63,6.6 逻辑代数及其应用,逻辑代数(又称布尔代数, Boolean Algebra)，它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。,逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。,64,1. 基本运算法则,
22、2. 交换律,3. 结合律,6.6.1 逻辑代数的基本定律,65,4. 分配律：,5. 吸收律：,66,6. 反演律（摩根定律）,67,1.逻辑函数的表示方法,(1) 逻辑真值表：列出输入、输出变量的所有逻辑状态的表。,(2) 逻辑式：用基本逻辑运算符表示的输入、输出变量间逻辑关系的代数式。,(3) 逻辑图：用逻辑符号表示输入、输出变量间的逻辑关系。,(4) 卡诺图：与变量的最小项对应的按一定规则排列的方格图。,6.6.2、逻辑函数的代数化简法,68,2 逻辑函数的不同表达式,(1) 与或式,(2) 与非与非式,(3) 或与式,(4) 或非或非式,(5) 与或非式,69,3. 最简逻辑函数,逻
23、辑函数的标准表达式是与或式，最简与或式是指逻辑函数中的与项个数最少，且每个与项中的变量个数也最少,4. 利用逻辑代数公式化简逻辑函数的方法,例6.2：,化简,(1) 并项法,70,(2) 吸收法,71,(3) 配项法,72,(4) 添项法,73,化简,例6.9：,74,6.6.3 逻辑函数的卡诺图化简法,1. 最小项、逻辑相邻项,最小项是指输入变量（包括原变量和反变量）的各种组合的乘积项。n个变量共有2n个最小项。,例如三个变量A、B、C的所有最小项有如下八个：,最小项的编号：把使某最小项的逻辑值为1的变量取值看作二进制数，该二进制数所对应的十进制数即为该最小项的编号,75,最小项的性质, 在
24、输入变量的任何取值下，有且只有一个最小项的值为“1”。, 两个不同的最小项之积为“0”，即：,如ABC=010，只能使m2=1，其它最小项的值均为“0”。, 所有最小项之和为“1”，即：,76,逻辑相邻项是指两个最小项中只有一个变量互为反变量。,每个n变量的最小项共有n个逻辑相邻项,逻辑相邻项,77,2. 卡诺图(Karnaugh Map),卡诺图是按一定规律画出的一种方块图，每一个小方块对应一个最小项,特点：逻辑相邻性与位置相邻性相统一,78,二变量卡诺图,四变量卡诺图,五变量卡诺图,79,逻辑函数的最小项形式,3. 用卡诺图表示逻辑函数,1,1,AB (110、111),C (001、01
25、1、101、111),1,1,1,80,4. 用卡诺图化简逻辑函数, 画出表示逻辑函数的卡诺图, 将卡诺图中2i(i=0,1,2,),即1,2,4,8个相邻为“1”的最小项圈起来（注意边沿和四角也是位置相邻, 对每个圈写出它的公共因子，然后把所有圈的公共因子相加即得逻辑函数的最简与或式,化简依据：,逻辑相邻项相加可以消去相异的变量，保留相同变量,化简步骤：,81, 每个“1”都要圈到, “1”可以重复使用（A+A=A),画圈的原则：, 圈的个数尽可能少,82, 圈尽可能大,83, 每个圈至少应包含一个没有被其它圈包含的“1”,84,1,1,1,1,1,1,1,1,例6.10：用卡诺图化简如下函
26、数,1,1,85,具有无关项(约束项)逻辑函数的化简,所谓无关项是指逻辑变量的某些取值组合是不会出现的，在这些变量的取值下逻辑函数的值是无意义(或不确定)的。这些使逻辑函数的取值不确定的变量取值组合称为无关项。,无关项的存在说明逻辑函数的变量取值是有限制的 (就如同普通函数的自变量有定义域一样)。无关项又称为约束性,在化简逻辑函数时，把逻辑函数在无关项的取值既可以看作“1”，也可以看作“0”，对逻辑函数在定义域内的值无影响。充分利用无关项可以使逻辑函数进一步的简化。,86,例6.11：有一个4变量输入的逻辑电路，4个输入变量ABCD代表一位十进制数x的8421BCD码，要求当x5时，输出F=1
27、，否则F=0，求出F的最简与或表达式。,解：当ABCD的取值在00001001之间时，逻辑函数F的值有明确的定义。当ABCD的取值在10101111之间时，逻辑函数F的值无定义，属于无关项。,当ABCD的取值在00001001之间时，无关项对应的最小项的逻辑值应为“0”。,无关项(约束项)可表示为：,87,逻辑函数可表示为：,88,组合逻辑电路框图,6.7 组合逻辑电路的分析与设计,组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。,组合逻辑电路由各种门电路组合而成,89,6.7.1 组合逻辑电路的分析,分析步骤：1. 根据已知逻辑电路图写出逻辑式,2
28、. 对逻辑式进行化简,3. 根据最简逻辑式列出逻辑真值表,4. 根据逻辑真值表分析逻辑功能,90,例6.12：分析下图示逻辑电路的逻辑功能,解：1. 写出逻辑表达式,2. 化简逻辑函数,91,3. 列逻辑状态表,输入相同时输出为“0”，输入相异时输出为“1”， 称为“异或”逻辑关系。这种电路称“异或”门。,4. 分析逻辑功能,92,例6.13：分析下图示逻辑电路的逻辑功能,解：1. 写出逻辑表达式,2. 化简逻辑函数,93,3. 列逻辑状态表,输入相同时输出为“1”，输入相异时输出为“0” 称为“同或”逻辑关系。这种电路称“同或”门。,4. 分析逻辑功能,94,设计步骤：,1. 根据逻辑要求列
29、出逻辑状态表,2. 根据状态表写出逻辑式,3. 对逻辑式进行化简,4. 根据最简逻辑式画出逻辑电路图,6.7.2 组合逻辑电路的设计,95,例6.14：试设计一逻辑电路供三人(A,B,C)表决使用。每人有一电键，如果他赞成，就按电键， 用“1”表示。如果不赞成，不按电键，用 “0”表示，表决结果用指示灯表示，如果多数赞成，则指示灯亮 Y = 1，反之则不亮 Y = 0,解：1. 列出逻辑真值表,2. 写出逻辑式：,对应Y 为“1”项有4种输入组合,96,3.化简,4.画出逻辑电路图,5.用与非门实现该逻辑函数,97,6. 用或非门实现该逻辑函数,98,例6.15：试设计一三位奇偶校验电路。当输
30、入ABC中有奇数个“1”时，输出F为“1”，否则输出为“0”。,解：1. 列出逻辑真值表,2.写出逻辑式：,对应F 为“1”项有4种输入组合,3. 画出逻辑电路图,99,1. 逻辑真值表,解：设开关闭合状态为“1”断开为“0”,灯亮为“1”，灯灭为“0”,例6.16：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各装有控制开关，都能对路灯独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。,2.写出逻辑式,100,3. 逻辑图,101,进位,不考虑低位 来的进位,要考虑低位 来的进位,6.
31、8 典型集成组合逻辑电路,6.8.1 半加器和全加器,102,1. 半加器,半加器：只计算被加数和加数的和，不考虑低位进位,半加器逻辑状态表(A、B：两个相加数；S：半加和， C：进位输出),逻辑关系式：,103,用“与非” 门实现,用“异或”门实现,半加器符号,104,全加器：计算被加数和加数的和，同时要考虑低位进位,全加器状态表：(Ai、Bi：被加数和加数；Ci1：低位进位输入，Ci：本位进位输出； Si：本位和）,2. 全加器,105,全加器逻辑图：,全加器符号,106,实现两个四位二进制数的加法运算,用四个全加器组成串联电路,特点：串行进位；运算速度慢；电路简单；,加法运算电路是微型机
32、CPU中一个关键部件,107,例6.17：用集成4位全加器7483实现把8421码转换为余3码,8421码加3即得余3码,7483,108,把二进制数码按一定规律编排，使每组代码具有某一特定的含义，称为编码。 具有编码功能的逻辑电路称为编码器。,n 位二进制代码有 2n 种组合，可以表示 2n 个信息。,表示N个信息所需的二进制代码的位数n应满足 2n N,6.8.2 编码器,109,1. 二进制编码器,将输入信号编成二进制代码的电路。,编码过程：,1. 确定二进制数位数,2. 列编码表,3. 由编码表写逻辑式,4. 画逻辑图,110,(1) 分析要求：输入有8个信号，即 N=8，根据 2n
33、N 的关系，即 n=3，即输出为三位二进制代码。,设计一个编码器，满足以下要求：(1) 将 I0、I1、I7 8个信号编成二进制代码。(2) 编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3) 设输入信号高电平有效。,111,3位二进制编码器真值表,逻辑式：,(2) 列编码表,(3) 写出逻辑式并转换成“与非”式,112,(4) 画出逻辑图,0,113,将十进制数的十个数码09编成相应的二进制代码的电路，称为210进制编码，简称BCD编码,210进制8421码编码表,2. 2 10进制编码器,逻辑式,114,逻辑图,115,当有两个或两个以上的信号同时输入编码电路，电
34、路只能对其中一个优先级别高的信号进行编码。而对其它优先级别低的信号不予理睬。,10/4线优先编码器74LS147的引脚图,3. 优先编码器,116,74147逻辑符号,10/4线优先编码器74LS147的状态表,117,译码是编码的反过程，是将具有特定含义的输入二进制代码“翻译”成对应的输出信号。,1. 二进制译码器,集成3/8 线译码器74LS138,6.8.3 译码器和数字显示电路,118,集成3/8 线译码器74LS138状态表,74LS138符号图,119,集成3/8 线译码器74LS138状态表,120,利用译码器分时将采样数据送入计算机,0,0,0,1,1,1,121,译码器的扩展
35、,74LS138扩展为4/16线译码器,122,74LS138扩展为5/32线译码器,ST,123,用74LS138和与非门实现逻辑函数,例6.18：用74LS138和与非门实现如下的逻辑函数,把逻辑函数改写为最小项的形式,124,用74LS138和与门实现逻辑函数,例6.19：用74LS138和与门实现如下的逻辑函数,125,2. 2 十进制显示译码器,在数字电路中，常常需要把运算结果用十进制 数显示出来，这就要用显示译码器。,126,通常要接限流电阻,工作电压：1.53V，工作电流:几毫安几十毫安,1. 半导体数码管,由七段发光二极管构成,127,共阴极接法,共阳极接法,128,2. 七段显示译码器,74LS248译码器真值表,74LS248国标符号,129,用74LS248驱动共阴极数码管BS201构成的多位数字显示系统,130,6.8.5 数据选择器,国标符号,真值表,逻辑式,n为地址变量数,131,数据选择器的扩展,132,例6.20：用数据选择器实现逻辑函数 L=AB+BC+AC,1 用八选一数据选择器74LS151实现,令A2A1A0=ABC 把逻辑函数改写为最小项形式,133,2 用四选一数据选择器74LS153实现,令A1A0=AB 把逻辑函数改写为最小项形式,
