1、第20章 门电路和组合逻辑电路,20.1 脉冲信号 20.2 晶体管的开关作用 20.3 分立元件门电路 20.4 TTL门电路 20.5 逻辑代数 20.6 组合逻辑电路的分析和设计 20.7 加法器,20.1 脉冲信号,时间上连续变化的,时间和幅度都是跳变的,特点：注重电路的输入、输出大小、相位关系,特点：注重电路的输入、输出的逻辑关系,脉冲信号的波形及参数,脉冲是一种跃变信号,并且持续时间短暂,实际脉冲信号的参数,脉冲幅度 信号变化的最大值,脉冲上升时间,脉冲下降时间,脉冲宽度,周期 T,正脉冲,负脉冲,脉冲信号变化后的电平值比初始电平值高,脉冲信号变化后的电平值比初始电平值低,高电平
2、用 1 表示,低电平 用 0 表示,20.2 基本门电路及其组合,门,不满足条件的电信号,能够通过“门”,不能够通过“门”,满足条件的 电信号,20.2.1 逻辑门电路的基本概念,用电路做成这种开关 称为“门电路”,结论: 门电路输入信号与输出信号之间存在一定的逻辑关系,门电路,门电路的输入和输出信号都是用电位（或叫电平）高低表示,高电平用“1”表示 低电平用“0”表示,高电平用“0”表示 低电平用“1”表示,1. “与”门（ “与”逻辑）,A、B、C 都满足一定条件时，事件Y 才发生。,YABC,灯Y亮的条件： A “与”B “与”C 同时接通,A1、B1、C1,A、B、C有一个为0,逻辑乘
3、 逻辑与,&,与门的逻辑符号,A,B,C,Y,2. “或”门（ “或”逻辑）,A、B、C 只要有一个满 足条件时,事件Y 就发生.,灯Y亮的条件： A “或”B “或”C只要有一个接通,A1“或”B1“或”C1,A、B、C 都为0,Y=A+B+C,逻辑加 逻辑或,A,B,C,Y,或门的逻辑符号,3. “非”门（ “非”逻辑）,A 满足条件时，事件Y 不发生 A 不满足条件时，事件Y 发生,灯Y亮的条件： A 不接通,灯Y不亮的条件： A 接通,逻辑非,非门的逻辑符号,1. 二极管“与”门电路,20.2.2 分立元件基本逻辑门电路,“与”逻辑状态表（真值表）,YABC,0 表示低电平,1 表示高
4、电平,2. 二极管“或”门电路,“或”逻辑状态表（真值表）,Y=A+B+C,3. 晶体管“非”门电路,“非”逻辑状态表（真值表）,20.2.3 基本逻辑门电路的组合,“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。,基本门电路,与非门,或非：条件A、B、C任一具备，则F不 发生。,异或：条件A、B有一个具备，另一个不具备则F 发生。,与非：条件A、B、C都具备，则F 不发生。,几种常用的逻辑关系逻辑,20.3 TTL门电路,1. 体积大、工作不可靠。,2. 需要不同电源。,3. 各种门的输入、输出电平不匹配。,分立元件门电路的缺点,与分立元件电路相比，集成
5、电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为DTL、TTL、MOS管集成门电路等。,1.0V,0.3V,1. 输入端不全为1的情况,电位接近电源电压使 T3 导通,拉电流,输出端电位,T3截止,2. 输入端全为1的情况,钳位在2.1V,约1V,灌电流,输出端电位,T2饱和 T4深度饱和,逻辑功能,两种实际的TTL” 与非“门芯片,CT74LS00(2输入4门),TTL “与非” 门的特性及技术参数,1. TTL “与非” 门的电压传输特性,2. 输出高电平电压UOH和输出低电平电压 UOL,输出高电平电压 UOH 对应于AB 段输
6、出电压,输出低电平电压 UOL对应于DE 段输出电压,通用TTL “与非” 门,典型值,3.扇出系数NO,指一个 “与非” 门能带同类门的最大数目，表示带负载能力,对TTL “与非”门,如何计算 NO,前后级之间的电流关系,前级输出高电平,前级流出电流IOH（拉电流）,输入高电平电流 IIH,前后级之间的电流关系,前级输出低电平,流入前级电流IOL（灌电流）,输入低电平电流 IIL,关于电流的技术参数,前级输出为高电平时,IOH,输出高电平时，流出前级的电流（拉电流）：,前级输出 高电平,前级输出为低电平时,IOL,输出低电平时，流入前级的电流（灌电流）：,前级输出 低电平,4. 平均传输延迟
7、时间,tpd1,tpd2,平均传输延迟时间,注意：此值愈小愈好,上升延迟时间,下降延迟时间,A,B,Y,+5V,T1,T2,D3,T3,T4,R1,R2,R3,R4,4k,1.6k,1k,20.3.2 三态输出 “与非” 门电路,决定于A、B的状态，实现 “与非” 逻辑关系,工作原理,工作原理,1V,输出端处于高阻状态，相当于开路状态,高电平时高阻状态,1V,三态输出 “与非” 门的逻辑状态表,三态门主要作为TTL电路 与总线间的接口电路,用途：,此时接受G2的输出， G1 、G3呈高阻状态。,20.3.3 集电极开路 “与非” 门电路(OC门),OC门电路的符号,注意与 普通 与非门的区别,
8、1. OC门可以实现“线与”即多个输出信号相与,Y=Y1Y2Y3,“线与” 输出端直接相连,2. 负载电阻RL和电源 UCC可以根据情况选择,如RL用继电器线圈（J）替代，可以 实现对其它电路的控制。,20.5 逻辑代数,20.5.1 逻辑代数运算法则,在逻辑代数中，用 “1” 、“0” 表示两种状态,普通代数表示数量关系,逻辑代数表示逻辑关系,0+0=0,0+1=1+0=1+1=1,由三种基本的逻辑运算关系 得以下运算结论,基本运算法则,1. A 0 =0 A=0,2. A 1=1 A=A,3. A A=A,4.,5. A+0=A,7. A+ A = A,6. A+1=1,8.,9.,交换律
9、,结合律,分配律,11. A+B=B+A,10. A B=B A,13. A+B+C=A+ ( B+C ) =(A+B)+C,12. ABC=(AB) C =A (BC),14. A(B+C)=AB+AC,15. A+BC=(A+B)(A+C),运算规律,16. A（A+B）=A,证明： A（A+B）=AAABAAB A（1B）A,吸收律,17.,18.,19.,证明：,20.,21.,反演律（摩根定律）,21.,22.,证明：,23.,常用恒等式,例:用真值表证明反演定理,逻辑函数 Y（A、B、C ）,A、B、C 是输入变量，Y 是输出变量。 字母上无反号的叫原变量，有反号的叫反变量。,任何
10、一件具体事物的因果关系都可以用一个逻辑函数描述,20.5.2 逻辑函数的表示方法,举重裁判电路,只有当主裁判按下按钮A ，同时至少有一名副裁判按下按钮B 或C 时，指示灯Y 才会亮。,指示灯Y 的状态是按钮A、B、C 状态的函数,A1、B1、C1 表示三个按钮按下的状态，,A0、B0、C0 表示三个按钮没有按下的状态，,Y1 指示灯亮，Y0 表示指示灯不亮。,YL（A、B、C）,1、逻辑状态表（真值表）,以表格的形式表示输入、输出变量的逻辑状态关系,举重裁判电路的逻辑状态表,2、逻辑函数式,把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式，即逻辑代数式，又称为逻辑函数式，通常采用“与
11、或”的形式。,若表达式的乘积项中包含了所有输入变量的原变量或反变量，则这一项称为最小项，上式中每一项都是最小项。,若两个最小项中只有一个变量以原、反状态相区别，则称它们为逻辑相邻。,逻辑相邻的项可以 合并，消去一个因子,3、逻辑图,YA（B +C）,把相应的逻辑关系用逻辑符号和连线表示出来。,由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若经过简化，则可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件，降低成本，提高电路工作的可靠性。,20.5.3 逻辑函数的化简,逻辑函数的最简的标准,（1）与项最少，即表达式中“+”号最少。 （2）每个与项中的变量数最少，即表达式中“ ”号
12、最少。,1. 应用逻辑代数运算法则化简,(1) 并项法,解：,(2) 配项法,应用,如：,（3）加项法,如：,（4）吸收法,如：,（5）消项法,如：,（6）消去法,如：,例:,（利用A+AB=A）,（利用 ）,在化简逻辑函数时，要灵活运用上述方法，才能将逻辑函数化为最简。,例：,例：,反演,2用卡诺图法化简,最小项n个变量的逻辑函数中，包含全部变量的乘积项称为最小项。n变量逻辑函数的全部最小项共有2n个。,逻辑函数的最小项表达式,解：,=m7+m6+m3+m1,任何一个逻辑函数表达式都可以转换为一组最小项之和，称为最小项表达式。,例 将函数 转换成最小项表达式。,三变量卡诺图,二变量卡诺图,(
13、1)卡诺图,一个小方格代表一个最小项，然后将这些最小项按照相邻性规律排列起来。,四变量卡诺图,1,(2) 用卡诺图化简,（a）2个相邻的最小项可以合并，消去1个取值不同的变量。 （b）4个相邻的最小项可以合并，消去2个取值不同的变量。,（c）8个相邻的最小项可以合并，消去3个取值不同的变量。,总之，2n个相邻的最小项可以合并，消去n个取值不同的变量。,用卡诺图合并最小项的原则（画圈的原则）,（1）尽量画大圈，但每个圈内只能含有2n（n=0,1,2,3）个相邻项。要特别注意对边相邻性和四角相邻性。 （2）圈的个数尽量少。 （3）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。
14、（4）在新画的包围圈中至少要含有1个末被圈过的1方格，否则该包围圈是多余的。,用卡诺图化简逻辑函数的步骤： （1）画出逻辑函数的卡诺图。 （2）合并相邻的最小项，即根据前述原则画圈。 （3）写出化简后的表达式。每一个圈写一个最简与项，规则是，取值为l的变量用原变量表示，取值为0的变量用反变量表示，将这些变量相与。然后将所有与项进行逻辑加，即得最简与或表达式。,例：用卡诺图化简逻辑函数,画出四变量的卡诺图,把函数 所具有的最小项为的填入相应的小方格中,将函数式中没有出现最小项的位置填,圈取值为1的小方格,个数为n,小方格尽可能地多取。,消去取值不同的变量,将得到的三个最小项相加，得,例,例,例
15、已知真值表如图，用卡诺图化简。,化简时可以将无所谓状态当作1或0，目的是得到最简结果。,Y=A,结论：逻辑函数最简与或表达式不是唯一的（但最小项表达式唯一）,例,思考题：,试用卡诺图表示式,从图上能否看出这已是最简式？,作 业 20.5.4(21.6.4) 20.5.5(21.6.5) (3)(4)(5) 20.5.6(21.6.6) (3)(5) 20.5.7(21.6.7),20.6 组合逻辑电路的分析和综合,20.6.1 组合逻辑电路的分析,组合逻辑电路的分析所要完成的工作是通过分析找出电路的逻辑功能来。,分析组合逻辑电路的步骤：,逻辑图,例：分析下图的逻辑功能,真值表,逻辑功能：当输入
16、端A和B不是同为1或0时，输出为1；否则，输出为0。,例 组合电路如图所示，分析该电路的逻辑功能。,解：（1）由逻辑图逐级写出表达式（借助中间变量P）。,（2）化简与变换：,（3）由表达式列出真值表。,（4）分析逻辑功能 ： 当A、B、C三个变量不一致时，输出为“1”，所以这个电路称为“不一致电路”。,21.7.2 组合逻辑电路的综合,组合电路的 综合（或称为设计）工作是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路。,综合组合电路的步骤：,逻辑 要求,例：旅客列车分特快、直快和普快，并依此为优先 通行次序。某站在同一时间只能有一趟列车从车站 开出，即只能给出一个开车信号，试画出满足上
17、述 要求的逻辑电路。设A、B、C 分别代表特快、直快、普快开车信号分别为YA、 YB 、 YC,解：由题中给出的逻辑要求，列逻辑状态表,对已写出的函数式化简,例：有三个输入变量A、B、C，当输入端有偶数个 1时，给出一个指示信号，试用与非门实现。,解：根据要求写出逻辑状态表,规定：输入有偶数个1时，输出用高电平表示,题中要求用与非门实现将上式进行变换成与非式,根据直值表，可写出如下的函数式,根据上面的逻辑函数式，画出逻辑图。,作 业 20.6.10(21.7.10) 20.6.11(21.7.11) 20.6.15(21.7.16),20.7 加法器,20.7.1 数制,1. 二进制,如：,2
18、.八进制,3.十六进制,十六进制记数码：,1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15),(4E6)H=,4162+14 161+6 160,=(1254)D,二进制与十进制间的转换,如何来确定,确定 的方法,请思考：,如何转换？,20.7.2 半加器,“半加” 就是求本位和，不考虑低位进来的进位数。,半加器逻辑状态表,逻辑式,A -加数；B-被加数； S-本位和；C-进位。,如果想用与非门组成半加器，则将上式变换成与非形式：,画出用与非门组成的半加器,20.7.3 全加器,在多位数相加时，两个待加数Ai 和Bi 还要考虑来自低位的进
19、位数Ci-1 ，由此得出本位和数Si和进位数Ci,由真值表直接写出逻辑表达式，再经代数法化简和转换得：,画出全加器的逻辑电路图：,多位数加法器,4位串行进位加法器,特点：进位信号是由低位向高位逐级传递的，速度不高。,20.8 编码器,编码：用数字或某种文字和符号来表示某一对象或信号的过程。,20.8.1二进制编码器,二进制编码器是将某种信号编成二进制代码的电路,1. 确定二进制代码的位数,因为输入有八个信号，所以输出的是三位二进制代码,2. 列编码表,三位二进制编码表,输入8个互斥的信号输出3位二进制代码,3. 由编码表写出逻辑式,4. 由逻辑式画出逻辑图,20.8.2 二十进制编码器,二十进
20、制编码器是将十进制的十个数码 0、1、2、3、4、5、6、7、8、9 编成二进制制代码的电路，这种代码又称为BCD码。,.确定二进制代码的位数,输入有十个数码，输出应是四位二进制代码。,输入：I0 I9,输出：Y4 Y1,2.列编码表,输入,Y,3,Y,2,Y,1,Y,0,I,0,0,0,0,0,I,1,0,0,0,1,I,2,0,0,1,0,I,3,0,0,1,1,I,4,0,1,0,0,I,5,0,1,0,1,I,6,0,1,1,0,I,7,0,1,1,1,I,8,1,0,0,0,I,9,1,0,0,1,8421码编码表,3. 由编码表写出逻辑式,4. 逻辑图,74LS147型优先编码器的
21、功能表,20.9 译码器和数字显示,20.9.1 二进制译码器,译码是将二进制代码按其编码时的意愿译成对应的信号或十进制数码。,例：2线4线译码器,2-4线译码器74LS139逻辑图,74LS139管脚图,一片139中含两个2-4译码器,例：3线8线译码器,逻辑表达式,3-8线译码器74LS138逻辑图,例 试用译码器和门电路实现组合逻辑函数：,解：将逻辑函数转换成最小项表达式，再转换成与非与非形式。,= m3+m5+m6+m7,用一片74138加一个与非门 就可实现该逻辑函数。,例 试用译码器和门电路实现全加器,20.9.2 二 - 十进制显示译码器,二-十进制编码,显示译 码器,显示器件,
22、在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。,1. 半导体数码管,数字显示器分类： 按显示方式分，有字型重叠式、点阵式、分段式等 按发光物质分，有发光二极管(LED)式、荧光式、液晶显示等,LED显示器的两种结构：,显示器件： 常用的是七段显示器件,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 1 1 0 0 1,a b c d e f g,0 1 1 0 0 1 1,1 0 1 1 0 1 1,1 0 1 1 1 1 1,1 1 1 0 0 0 0,1 1 1 1 1 1 1,1 1 1 1 0 1 1,1 1 0 1 0 1 1,2.
23、 七段显示译码器,功能：把8421二十进制代码译成对应于数码管的七 个字段信号，驱动数码管，显示出相应的十进制数码,常用的器件为CT74LS247,试灯输入端,灭灯输入端,灭0 输入端,七段译码器和数码管的联接图,20.10 数据分配器和数据选择器,20.10.1 数据分配器,功能：将一个输入数据分时分送到多个输出端输出，也就是一路输入，多路输出。,4路输出分配器逻辑图,数据输入端,逻辑表达式：,4路输出数据分配器功能表,逻辑表达式：,用译码器设计一个“1线-8线”数据分配器,20.10.2 数据选择器,功能：从多个输入数据中选择一个作为输出。,数据选择器的选择功能,例：CT74LS153 数
24、据选择器逻辑图,逻辑表达式：,数据选择器的功能表,（S=1）,0 1 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7,Y Y,地 址 选 择,使 能,输 出,输 入,1 0 0 0 0 0 0 0 0,G, 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1,A2 A1 A0,集成数据选择器74151的真值表,例：集成数据选择器74151（8选1数据选择器）,例： 用8选1数据选择器74151实现逻辑函数：,解：将逻辑函数转换成最小项表达式：,作业 20.7.2(21.8.1) 20.10.2(21.11.2),
