1、第2章 组合逻辑电路,本章提要本章主要介绍组合逻辑电路的基本部件（集成逻辑门）的基本 原理与使用方法和基于逻辑门的组合逻辑电路的分析和设计。 本章难点集成逻辑门的使用。组合逻辑电路的设计。,数字电路,组合逻辑电路（结构上无反馈、功能上无记忆，电路在任何时候的输出都由该时刻的输入信号完全决定 ）,时序逻辑电路（电路在任何时候的输出不仅取决于当时的输入，而且还取决于电路以前的输入）,按逻辑功能分类,第2章 组合逻辑电路 2.1 集成逻辑门,基本逻辑运算,与、或、非,基本逻辑门,与门、或门、非门,复杂逻辑运算,复合逻辑门、复杂逻辑电路,集成逻辑门,集成逻辑门,双极型集成逻辑门（TTL、ECL、I2L
2、、HTL ）,单极型集成逻辑门（NMOS、CMOS ）,2.1.1 TTL逻辑门-输入晶体管（T）输出晶体管（T） 产品种类：TTL与门、与非门、或门、非门、或非门、与或非门、异或门等，还有集电极开路与非门（OC门）和三态门（TS门）,2.1.1 TTL逻辑门 1. 典型TTL与非门外部特性和主要参数,TTL与非门典型电路,实现输入变量A、B、C与运算逻辑功能,相当于一个电压分相器，能够在T2的发射极和集电极上分别得到两个相位相反的电压,推拉式结构的输出完成“非”运算逻辑功能,TTL与非门电路符号,2.1.1 TTL逻辑门 1. 典型TTL与非门外部特性和主要参数 （1）电压传输特性,传输特性
3、曲线,截止区：输入信号0VI0.6，为低电平，输出信号VO=3.6，为高电平。输入低电平输出高电平状态，也称“与非”门截止或关闭状态。,线性区：0.6VI1.3，VO随着输入信号的增大而线性下降。,转折区：VI1.3并继续增大，VO突然下降到0.3，实现高低电平转换,饱和区：VI 1.3，VO =0.3，输入高电平，这时输出低电平不再变化，称为“与非”门开通或饱和状态,传输特性测试电路,2.1.1 TTL逻辑门 1. 典型TTL与非门外部特性和主要参数 （2）标称逻辑电平V 门电路的逻辑功能是通过制定高电平表示1、低电平表示0获得的。这种表示逻辑1和0的理想电平值，称为标称逻辑电平，TTL与非
4、门电路的标称逻辑电平分别为V(1)= 5，V(0) =0,正逻辑,例：TTL与非门电路VOFF=0.8，VON=2，即当电平受到干扰而使高电平下降或低电平升高时，只要高电平不降到2以下，低电平不升到0.8以上，门电路仍能正常工作,（4）输出电平 输出高电平VOH是指输入端有低电平时输出端得到的电平，典型的数值为VOH2.4V。 输出低电平VOL是指输入端全部为高电平时输出端得到的电平，典型的数值为VOL0.4V。 （5）噪声容限VN 噪声容限是指允许输入电压波动的极限范围，是衡量TTL门电路抗干扰能力的参数，但是噪声容限VN对于输入为低电平和输入为高电平的影响是不同的。,（6）扇入系数Vr 门
5、电路允许的输入端数目称为该门电路的扇入系数。一般门电路的扇入系数在制造时就安排好了，一般不超过8，使用者只需注意对多余端的处理就可以了。,（3）开门电平VON 、关门电平VOFF 实际门电路中，高电平或低电平都不可能是标称逻辑电平，而是处在偏离这一标称值的一个范围内。当输入电平在0VVOFF范围内都表示逻辑值0；当电平在VON5范围内都表示逻辑值1，此时电路都能实现正常的逻辑功能。我们称VOFF为关门电压，表示逻辑值0的输入电平的最大值；称VON为开门电压，表示逻辑值1的输入电平的最小值。,（7）扇出系数VC 扇出系数表示与非门输出端最多能接同类与非门的个数，或称为负载能力。一般门电路的扇出系
6、数为，而驱动门（或称功率门）的扇出系数可达1525。,（8）平均传输延迟时间,是一个反映门电路工作速度快慢的重要参数。信号经过任何门电路都会产生时间的延迟，这是由器件本身的物理特性所决定的。,延时测量电路,平均传输延迟时间,平均传输延迟时间越小，门电路的响应速度越快。低速器件（40160ns），中速器件（1540ns），高速器件（815ns）及超高速器件（8ns）。一般TTL与非门的平均时延在10ns40ns之间，所以TTL集成门电路具有速度快的优点。,2TTL的两种特殊门电路,（1）集电极开路与非门（OC门）,例如要实现 ，需要用到两个TTL与非门，将输出并联起来实现“与“运算。前面所介绍的
7、各种TTL门电路都采用推拉式输出结构，其高电平或低电平输出阻抗都很低，因此不允许将多个门电路输出直接并联使用。所以普通的TTL门电路是不允许将输出并联使用的。为了使输出端能够并联以实现“与”运算的需要，采用集电极开路与非门，简称OC门,OC与非门电路图,OC与非门电路符号,输出三极管T4的集电极开路，使用时需接上拉电阻RP,OC门的优点是允许输出端直接并联实现“线与”,上拉电阻,（2）三态门（TS门）,2TTL的两种特殊门电路,三态门输出高电平、低电平、高阻三个状态，高阻状态又称为禁止状态或失效状态。虽然三态门输出有三种状态：高电平、低电平、高阻，但是三态门电路仍是二值逻辑电路，高阻态并无逻辑
8、值，仅仅表示电路与其它电路无关联而已。,三态门电路符号,EN为使能端或控制端。高电平使能。当EN为高电平“1”时，三态门为工作状态或使能状态，此时电路实现与非逻辑功能；当EN为低电平“0”时，电路输出端呈现高阻状态，无论电路输入电平如何，电路的逻辑功能被“禁止”,三态门总线结构 当EN1、EN2ENn轮流出现高电平时，三态门TS1、TS2TSn轮流将A1、B1，A2、B2An、Bn以与非的形式送到总线BUS上,三态门双向传输 当EN = 0时，三态门TS1工作，TS2禁止，数据A传送到B ；当EN =1时，三态门TS1禁止，TS2工作，数据B传送到A,2.1.2 CMOS逻辑门,TTL具有更高
9、的开关速度和器件类型的选择更多。CMOS主要的优点在于功耗非常的低，器件类型上与TTL不相上下，且使用MOS管作为有源负载，更有利于大规模集成。,1CMOS电路的主要电气指标 （1）电源电压范围 常用的CMOS集成电路工作电压范围很宽，为318V。（5V） （2）输出高电平VOH与输出低电平VOL 输出电压高电平接近电源电压，VOHVDD；低电平VOL0。（2.4V 0.4V） （3）阀值电压VT 由于CMOS电路电压传输特性中输出高低电平的过渡区很陡，故阀值电压VTVDD/2。 （4）抗干扰容限 CMOS非门的开门电平VON一般为0.55VDD，关门电平VOFF一般为0.45VDD。 （5）
10、扇出系数 因CMOS电路有极高的输入阻抗，故其扇出系数很大，一般可达50。 （6）输入阻抗 通常情况下，等效输入电阻大于108。 (8) 传输延迟与功耗CMOS电路的功耗很小，但传输延迟较大，且它们均与电源电压有关。如在温度 25、电源电压5且负载电容为50pF时，CMOS非门的功耗为0.5mW、传输延迟为50ns。,2.1.2 CMOS逻辑门 2CMOS传输门,CMOS传输门是CMOS电路的一种基本单元电路，是一种能够传输信号的可控开关电路,传输门电路图,传输门逻辑符号,当C为低电平时，TN、TP截止，截止电阻大于109，相当于开关断开，传输门保存信息。当C为高电平时，TN、TP中至少有一只
11、管子导通，导通电阻很低，约为几百欧姆，使V0VI ，相当于开关接通，传输门传输信息，传输门接近于一个可控理想开关。CMOS传输门结构对称，具有双向性，输出、输入可以互换，也称为双向开关。,传输门应用-模拟开关,C=1模拟开关接通，C=0模拟开关断开。它可以传递幅值在VCH（控制电压高电平）和VCL（控制电压低电平）之间任意大小的模拟电压,22 集成逻辑门电路的使用 2.2.1 集成逻辑门系列简介 1逻辑门电路的类型-非门、与门、或门、与非门、或非门、异或门、缓冲输出门等,无论在CMOS或者TTL逻辑电路中，逻辑功能的配置及它们标准名称都是相同的，一般都是名称的最后23个识别数字来表示它们的逻辑
12、功能。 00：4个2输入与非门 02：4个2输入或非门 04：6反向器（非门） 08：4个2输入与门 20：2个4输入与非门 21：2个2输入与门 27：3个3输入或非门 30：单个8输入与非门 133：单个13输入与非门,2CMOS系列-5CMOS和3.3CMOS,3.3CMOS功耗降低了34%,74系列属于通用型，一般用于商业级；54系列一般用于军用级。本书只介绍74系列器,74AHC and 74AHCT：先进高速CMOS,74ALVC：先进低压CMOS,5CMOS系列及其名称之一（T兼容TTL）,3.3CMOS系列以及名称 之一,CMOS各系列电路主要电气技术参数,高速CMOS,先进C
13、MOS,早期低速CMOS,TTL系列 74：标准TTL 74S：肖特基TTL 74AS：先进肖特基TTL 74ALS：先进低耗肖特基TTL,TTL的74系列性能参数,低耗肖特基TTL,4TTL与CMOS性能比较,CMOS和TTL系列门电路的主要性能参数比较,5集成逻辑门电路的封装,DIP双列直插式封装,SOP小外形封装,PLCC封装,QFP封装,6. 逻辑符号,例如：7400、74LS00、74F00、74HC00、74AC00,所有具有相同的后缀不论电路属于哪种工艺哪个系列，这些器件的引脚都是兼容的，即它们的引脚号是一样的 4个2输入与非门,四2输入与非门 （00）,6反向器 （04）,2.
14、2.2 TTL逻辑门使用中应注意的问题,1电源电压,TTL逻辑门对电源电压要求比较严格，所以在配备电源电压时，选用5 0.25，不可超过5.25，特别是严禁颠倒电源极性，以防损坏集成电路。,2对于多余端的处理,2.2.3 CMOS逻辑门使用中应注意的问题,1电源问题,CMOS集成电路的工作电源电压一般在318之间，国产C000系列CMOS电路的电源电压允许在715范围内选择。,因CMOS电路的输入阻抗很高，因此输入端不允许悬空。因为悬空会感应电荷使输入端电位不定，破坏正常的逻辑关系，另外也易受外界噪声干扰，使电路产生误动作，而且极易使栅极因感应静电造成击穿。所以，对于“与”门、“与非”门的多余
15、端应接高电平，对于“或”门、“或非”门的多余端应接低电平，或者与有用的输入端并接在一起，这样并联使用还可以增大输出端的负载能力,2多余输入端的处理,3CMOS器件使用,CMOS电路具有很高的输入阻抗，致使器件易受外界干扰、冲击和静电击穿，所以在其内部输入端接有二极管保护电路。输入保护网络的引入，使器件的输入阻抗有一定的下降，但仍达到108以上。因此，在安装电路、改变电路连接、插拔CMOS器件时，必须切断电源，否则CMOS器件很容易受到极大的感应或电冲击而损坏；在焊接CMOS器件时，电烙铁必须可靠接地，以防电烙铁漏电击穿器件输入端。一般可利用电烙铁断电后的余热焊接，并先焊接其接地脚；另外，虽然各
16、种CMOS输入端有抗静电的保护措施，但仍须小心对待在包装、储存、运输等环节中可能产生的静电问题，可采取多种措施，诸如工作台面有良好的导电性，并且可靠接地。,作业,P51 1、2、3,2.3 组合逻辑电路的分析,十字路口交通指挥灯、抢答器,Z1 = F1(X1，X2，Xn) Z2 = F2(X1，X2，Xn) Zm = Fm(X1，X2，Xn),在任何时刻，电路的输出只取决于该时刻的输入，而与电路的原来状态没有关系,组合逻辑 电路分析,给定一组合 逻辑电路,找出其输入输出逻辑关系,描述其逻辑功能,评价是否为最佳设计方案,2.3.1 组合逻辑电路的分析步骤, 所列步骤不必生搬硬套，应该根据实际情况
17、灵活运用，适当删减。 对逻辑表达式的化简这里一般用代数法对逻辑表达式进行化简或变换。,由基本逻辑门组成,据每个逻辑门的输出输入关系写出并化简,总结真值表的规律,2.3.2 组合逻辑电路分析实例,例2.1 试分析图2.29所示组合逻辑电路的逻辑功能。,（1）据逻辑电路图写出输出端F1和F2的逻辑表达式，若需要则进行简化。,（2）分析逻辑功能。,当A=1，B=0时，F1 = 1；当A=0，B=1时，F2= 1； 其他的组合，F1F2=00； 而F1F2=1的情况不存在。 综合以上的分析，可得出：如果AB，F1=1，如果AB，F2=1，如果A=B，F1=F2=0。 所以根据F1和F2的值可以判断出A
18、与B之间的大小、相等关系，此电路为两数大小判别电路。,电路的逻辑功能,转至EWB/2.1,例2.2 已知图2.30是由三个“异或”门构成的组合逻辑电路，试分析其逻辑功能。,（1）根据电路图写出输出函数。,（2）根据逻辑表达式列真值表,(3）判断电路的逻辑功能,将自然二进制码转换为格雷码的转换电路,组合逻辑电路的特点： 电路由逻辑门组成。 输出与输入之间没有反馈回路。 不含记忆元件。 输出与电路原来的状态无关，仅由当时的输出决定。,2.4 组合逻辑电路的设计,实际逻辑问题,逻辑电路,设计,2.4.1 组合逻辑电路的设计步骤,将实际逻辑命题转化为逻辑关系。规定输入、输出变量以及各变量状态的逻辑赋值
19、,根据确定的输入、输出变量关系及逻辑赋值列出真值表。,根据真值表写出逻辑函数表达式。,设计质量标准：除了正确实现逻辑功能，还要看是否使用了最少数量的逻辑门，逻辑门输入变量数是否最少。,2.4.2 组合逻辑电路的设计实例,例 如图所示，在一个化工厂，液体化工材料被分装在三个桶里，三个传感器能够判断三桶的液体是否低于设定量。试设计一个控制器能够实现以下功能：如果任何两个及两个以上桶里的液体低于设定量，那么电路就自动报警。,（1）分析逻辑功能：首先确定输入逻辑变量，由于是三个桶，分别设为三个输入逻辑变量A、B、C，设液体高于设定量为逻辑“0”，低于设定量为逻辑“1”。确定输出端变量F，当任何两个及两
20、个以上桶里的液体低于设定量，输出F为“1”，驱动报警器报警。,（2）根据以上输入、输出逻辑变量的定义列出真值表,由真值表写出,（3）化简输出逻辑函数,（4）逻辑电路图实现,74LS08,74HC075,由集成芯片实现,例： 试设计一个半加器,（1）分析逻辑功能：半加器是完成两个一位二进制数相加，求得和并向高一位进位的逻辑部件，是一个简单两位输出的逻辑电路。,首先确定输入输出变量，两个一位二进制数分别为A、B，即加数和被加数，输出变量S代表本位和，C表示向高位的进位。,用关系式表示：,（2）根据逻辑变量的定义列出真值表,（3）逻辑电路实现,例 将上面的半加器改为用“与非”门实现,用已有芯片实现，
21、需将表达式变成与芯片对应形式,用二输入的与非门来实现上面的半加运算，需要逻辑表达式变换成“与非”形式,可用5个2输入与门实现,74LS00,用两片74LS00实现,例 设计一个一位十进制数判偶电路,（1）分析问题。输入变量用4位二进制数表示一位十进制数，因此需要4个逻辑变量A、B、C、D；输出变量为F，当输入十进制数为偶数时F=1，奇数时F=0,（2）将问题转化为真值表,十进制,输入（ABCD）,输出F,十进制,输入（ABCD）,输出F,0,0000,1,8,1000,1,1,0001,0,9,1001,0,2,0010,1,1010,d,3,0011,0,1011,d,4,0100,1,11
22、00,d,5,0101,0,1101,d,6,0110,1,1110,d,7,0111,0,1111,d,（3）根据真值表写出逻辑表达式,使输出变量F为“1”的最小项为m0 、m2 、m4 、m6 、m8；,任意项为m10 、m11 、m12 、m13 、m14 、m15,逻辑表达式为：,或者写成,（4）画出卡诺图并用其简化逻辑表达式,不利用无关项,关系式和逻辑电路要复杂的多,2.5 组合逻辑电路中的竞争与冒险现象,以上所讨论的组合逻辑电路都假设逻辑门电路是理想的。即没有延时时间对信号波形的影响。 在实际电路设计中，我们必须考虑延时因素。 因为按理想条件设计的电路，在信号的瞬变时刻有可能在电路
23、的输出端出现不应有的毛刺，使电路处于不稳定状态，我们称这种现象为“冒险”。 在有多个输入信号的组合电路中，当有两个或两个以上信号同时发生变化时，由于同一个信号通过不同路径到达某一个门的输入端的先后时间有差别，这种现象称为“竞争”,2.5.1 组合逻辑电路中的竞争与冒险现象的判断与识别,若不考虑门电路的延时，无论A取什么值，输出F总是为0，不可能为1,若不考虑门电路的延时，无论A取什么值，输出F总是为1，不可能为0,上述分析竞争冒险产生的例子都是由于门电路的延时产生了冒险，在逻辑关系上是由于 或 引起的，因此我们可以根据表达式中某个变量是否同时以原变量和反变量出现来判断是否具备了竞争条件,代数判
24、别法,例 逻辑表达式为 ，判断是否可能存在竞争冒险。,当A=1，C=1时， ，出现“0冒险”。,解：表达式中，变量C和B都存在着原变量和反变量，是否有可能出现 或者 是 的取值组合？,当A=1，B=1时， ，出现“0冒险”。,可以分析其它各种状态，都不会出现冒险。 根据以上分析，该逻辑函数存在“0冒险”,例 逻辑表达式为 ，判断是否可能存在竞争冒险。,当B=1，C=0时， ，出现“1冒险”。,解：表达式中，变量A和B都存在着原变量和反变量，是否有可能出现 或者 的取值组合？,当A=0，C=0时， ，出现“1冒险”。,可以分析其它各种状态，都不会出现冒险。 根据以上分析，该逻辑函数存在“1冒险”。,卡诺图判别法,例 逻辑电路的逻辑表达式为,此处两卡诺圈相切，有两个最小项相邻但又不在一个卡诺圈中，会出现,此处两卡诺圈相切，有两个最小项相邻但又不在一个卡诺圈中，会出现,2.5.2 组合逻辑电路中的竞争与冒险现象的消除,1改变逻辑设计（增加冗余项）,使得表达式无论在什么样的逻辑值组合下不会出现 或者 的形式,例 判断 是否存在冒险，如果有，通过增加冗余项消除冒险,增加的沉余项，即使A=B=1，C发生改变，电路有延迟，F始终为1。这样就避免了冒险现象的发生,2吸收法（滤波电容）,3取样法,
