收藏 分享(赏)

物理习题解答2.ppt

上传人:weiwoduzun 文档编号:4080568 上传时间:2018-12-07 格式:PPT 页数:24 大小:6.48MB
下载 相关 举报
物理习题解答2.ppt_第1页
第1页 / 共24页
物理习题解答2.ppt_第2页
第2页 / 共24页
物理习题解答2.ppt_第3页
第3页 / 共24页
物理习题解答2.ppt_第4页
第4页 / 共24页
物理习题解答2.ppt_第5页
第5页 / 共24页
点击查看更多>>
资源描述

1、【第3章 习题】,3-1. 在TTL门电路中,采用了哪些措施加速清除饱和晶体管的存储电荷,以提高工作速度?,解:1. T1-T6采用了由双极型三极管和肖特基势垒二极管组成的抗饱和三极管;2. T5的基级采用了有源泄放回路;3.多发射级三极管改为SBD;4. 增加了D3、D4,两个SBD,提高了放电速度;,【第3章 习题】,3-2 . 试说明多发射极晶体管的主要作用。,解:多发射极晶体管作为与非门的第一级,其发射结实现对输入信号的与逻辑运算。,【第3章 习题】,3-4. 对应图P3-1所示的电路及输入信号波形,画出f1、f2、f3、f4的波形o,【第3章 习题】,3-4. 对应图P3-1所示的电

2、路及输入信号波形,画出f1、f2、f3、f4的波形o,解:,【第3章 习题】,3-6. 试分析图P3-3所示电路的逻辑功能,列出真值表o,解:(a)图,1.典型电路法,或非门,【第3章 习题】,2.真值表穷举法,【第3章 习题】,3-7. ECL门电路的主要特点是什么?,解: ECL:发射极耦合逻辑门,是一种非饱和型的高速逻辑电路ECL电路是由一个差分对管和一对射随器组成的 优点:速度快;输出电阻很低,带负载能力很强;开关噪声很低;互补输出,方便使用。 缺点:电流大、功耗大; 抗干扰容限低; 输出电压稳定性差;与TTL不兼容。注:ECL只有中小规模IC,主要用于高速、超高速的数字系统中,如光设

3、备中。,【第3章 习题】,3-10. 分析图P3-4所示电路的逻辑功能o,解: 图(a),图(b),图(c),1.典型电路法,2.真值表穷举法,非门,3个与非门,G,S,(CD),(AB),X,【第3章 习题】,3-11. 在CMOS门电路中,有时采用图P3-5所示的方法扩展输入端。试分析图P3-5(a)、(b)所示电路的逻辑功能,写出Y的逻辑表达式。假定VDD=10V,二极管的正向导通电压VD=0.7V。,解:图(a),图(b),X=CDE,二极管与门,与非门,二极管或门,X=C+D+E,或非门,将CMOS与非门输入端扩展到5个输入端,将CMOS或非门输入端扩展到5个输入端,【第3章 习题】

4、,3-12. 上题中扩展输入端的方法能否用于TTL电路,为什么?,解: 图(a),C、D、E有一端输入为TTL低电平(0.4V)时,硅二极管正向导通压降0.7V,X处的电平达到0.4+0.7=1.1V。TTL最大输入为0.8V,本来输入为CDE为低电平,而1.1V在逻辑上相当于1了。不能实现二极管与门的“入0出0”。所以不行。,图(b),C、D、E均为TTL低电平(0.4V)时,3个硅二极管都截止,但100k的接地电阻会把X端拉高为逻辑1。实现不了或逻辑的功能。,都不能完成与的功能?,X,X,TTL:晶体管电路,【第3章 习题】,3-13. 试分析图P3-6(a)、(b)所示电路的逻辑功能,写

5、出Y的逻辑表达式。图中的门电路均为CMOS门电路,解:图(a),图(b),二极管与门,二极管或门,【第3章 习题】,3-15. 试说明下列各种电路中哪些输出端可以并联使用:(1) 具有推拉式输出端的TTL门电路;(2) TTL电路的OC门。,解:(1)不能并联,因为如果一个高,一个低并联,但推拉输出级任何时候都呈现低阻抗,会有超级大的负载电流流过两个输出级,远超过了正常工作电流。,(2) 因为是由两个3输入端TTL或非门连接一个二极管与门,则输出低电平比正常TTL低电平要高,有可能使得低电平大于VIL(MAX),可能无法正常传递逻辑信号,OC门:集电极开路门,【第7章 习题】,7-4. 具有1

6、6位地址码可同时存取8位数据的RAM集成片,其存储容量为多少o,解:64k8 bit。,= 512kb = 64KB,【第7章 习题】,7-5. 用6264型RAM构成一个64k16位存储器,画出结构示意图o,单片6264容量=8k*8位 所需目标芯片数目n=(目标容量)/(单片6264型RAM的容量)=(64K * 16位)/(8K * 8位) = 16片,需要同时进行位扩展(16位)和字扩展(16位);,单片6264型RAM的位线有8根,扩展到16位需要每次同时选中两个6264型RAM,因此把16片6264型RAM分为8组,每组两片;,单片6264型RAM的地址线有13根要扩展到16根,可

7、将高3位的地址线经3-8译码器输出,用于控制各组的片选,各芯片的低位地址线并联 ;,【第7章 习题】,3/8译码器来选通这8组,【第7章 习题】,7-6. 用PROM实现1位全加器,画出阵列图o,解:,全加器真值表:,全加器阵列图,【第9章 习题】,9-2. 图P10-2所示为TTL与非门构成的积分型单稳态电路,若输入vI为宽度20 s的脉冲,画出a、b、d、vo各点的波形。请考虑为使积分型单稳态电路能正常工作,对输入脉冲有什么要求o,解:数字器件的输出端不会渐变,输入端可以;要求输入脉冲宽度大于暂稳态持续时间tw宽度,书上图10-2-13,9-4. 图10-4所示为CMOS反向器构成的多谐振

8、荡器,试分析其工作原理,画出a、b点及vo的工作波形,求出振荡周期的公式o,注意: 1、数字器件的输出端不会渐变,输入端可以;2、输入端不能电流,因此R1很大;=Vb=Vc,【第9章 习题】,G1门的阈值电压为:0.5Vdd,G1,振荡周期的公式,【第9章 习题】,G1门的阈值电压为:0.5Vdd,G1,T1=1.1(2R0+R2)C,G2,根据CMOS器件内部输出级电路的互补对称性,令R02h=R01L=1k,T2=1.1(2R0+R2)C,T=T1+T2=2.2(2R0+R2)C,9-7. 利用图l0-2-19所示的集成单稳态触发器,要得到输出脉冲宽度等于3 ms的脉冲,外接电容C应为多少

9、?(假定内部电阻Rint(2k)为微分电阻。),解:,【第9章 习题】,9-8. 在使用图10-3-4所示的单稳态电路时,对输入脉冲的宽度有无限制?当输入脉冲的低电平持续时间过长时,电路应作何修改?,解:1)有限制。要求输入负脉冲宽度小于tW ,否则在tW之后会出现振荡(见下页);,【第9章 习题】,9-10. 试用555定时器设计一个多谐振荡器,要求输出脉冲的振荡频率为20kHz,占空比等于75。,解:,【第9章 习题】,10-3. 在图11-2-5所示的倒T形电阻DAC网络中,设VREF=5V,RF=R=10K,求对应于输入4位二进制数码为0101、0110、1101时的输出电压vo,解:

10、,当D=0101时,vo= -(5/16) 5 = -1.5625 V 当D=0110时,vo= -(6/16) 5= -1.875 V 当D=1101时,vo= -(13/16) 5 = -4.0625 V,【第10章 习题】,10-6. 何谓量化、量化值、量化单位及量化误差?,解: 量 化:将取样电压转化为最小单位的整数倍的过程。 量 化 值:所有取值为量化单位整数倍的取值,即量化过程中不会产生量化误差的电压值。 量化单位:量化过程中取值只能是某个最小单位的整数倍,这个最小单位就是量化单位。显然量化单位=1 LSB 。 量化误差:就是被转换的实际电压值与量化值之间的差值。,【第10章 习题】,四舍五入:7651 - 1 864 - 2,

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 中等教育 > 职业教育

本站链接:文库   一言   我酷   合作


客服QQ:2549714901微博号:道客多多官方知乎号:道客多多

经营许可证编号: 粤ICP备2021046453号世界地图

道客多多©版权所有2020-2025营业执照举报