1、目 录1.实践目的和要求12.设计指标要求13.构成框图14.方案设计15.电路设计 26.心得体会与总结97.参考文献9 一、实践目的和要求1. 学习电子秒表的设计与调试方法。2掌握电子秒表有关参数的测试方法。3. 培养实践技能，提高分析和解决实际问题的能力。4. 训练提高焊接以及排版布线等技能。5. 加深对于常用数字电路常用芯片的理解。二、控制要求：1.具有显示 099 秒的计时功能。2.设计外部操作开关，控制计数器的直接清零启动、暂停、和连续功能。3.计时器为 99 秒递加计时，计时间隙 1S。4.具有计时到某一特定值（要求为自己学号的最后两位）时自动停止，并发出光电报警。三、构成框图：
2、如图 1 所示。秒脉冲计数器 计数器 译码器 显示控制电路 声光报警图 1四、方案设计：利用 555 定时器构成的多谐振荡器为电路提供脉冲源以驱动电路工作。利用集成与非门构成的基本 RS 触发器（低电平直接触发）实现电路的控制暂停与连续，用两个七段 LED 数码管显示“秒表” ，显示时间为 00-99 秒，每厘固定时间周期自动加一。计数器采用十六进制计数器 74LS161 接成十进制计数器，为译码器提供十种不同的四位二进制信号。译码器部分采用的是 74LS148 集成芯片译码器，用于将十进制信号翻译成七段数码管的电平信号，完成显示工作。五、电路设计：1.控制电路的设计（1）控制暂停与连续 利用
3、集成与非门构成的基本RS 触发器低电平直接触发，实现电路的控制暂停与连续。设计方案中采用的是 74LS00 系列的集成与非门。其功能表如下： 表 1 电路工作是，开关拨向左侧，通过 RS 触发器的逻辑运算从与非门的11 号管脚输出 555 产生的方波脉冲信号，实现计数功能。当开关拨向Inputs OutputsA B YL L HL H HH L HH H L&000 &0001k 1k5V5V 512643&00 013112右侧， 则从 11 号管脚输出高电 平，实现暂停功能。 （74LS00 的内部结构如 图 3所示）图 3（2）直接清零、启动通过在 5V 电源处接一个上拉电阻实现74L
4、S161 的清零与重新启动。正常工作时开关时断开的，这时 161 的 R/D/端收到的是电源的高电平信号，集成芯片处于正常工作状态。当开关闭合时，电源电压导入地，R/D/收到低电平信号，161 清零复位，重新启动。 图 42.秒脉冲发生器该部分电路由 555 定时器构成的占空比可调的多谐振荡器（如图 5 所示） 。其基本工作原理是接通电源后，电源 VDD 通过 R1 和 R2 对电容 C 充电，当 Uc1/3VDD 时，振荡器输出Vo=1，放电管截止。当 Uc 充电到2/3VDD 后，振荡器输出 Vo 翻转成0，此时放电管导通，使放电端(DIS)接地，电容 C 通过 R2 对地放电，使Uc 下
5、降。1k5VC2 C1 0uFR2 68k 58145762R1 kRw 5V 图 5当 Uc 下降到1/3VDD 后，振荡器输出 Vo 又翻转成 1，此时放电管又截止，使放电端(DIS)不接地，电源 VDD 通过 R1 和 R2 又对电容 C 充电，又使 Uc 从 1/3VDD 上升到 2/3VDD,触发器又发生翻转，如此周而 复始，从而在输出端 Vo 得到连续变化的振荡脉冲波形。脉冲宽度TL0.7R2C，由电容 C 放电时间决定；TH=0.7(R1+R2)C，由电容 C充电时间决定，脉冲周期 TTH+TL。 （如图 6 所示）本设计中电路图如图 6 所示，其中的元件参数计算如下：=（ +
6、） ln21TR2C= ln22= + =1s 设 =68k12取 62k+20k 其中 为上升时间 图 61T为下降时间，电容取值为 10uF。2T3.计数器本方案中计数器采用 161 的十进制接法来实现。74LS161 是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能。C5D67EP8GNDQ23E/TL/D/121109R/D/1CP23A4BVcRcQ01615141374LS16C5D67EP8GNDQ23E/TL/D/121109R/D/1CP23A4BVcRcQ01615141374LS16&00 0 &000管
7、脚图介绍：时钟 CP 和四个数据输入端 P0P3清零/MR 图 7使能 CEP，CET置数 PE数据输出端 Q0Q3以及进位输出 TC. (TC=Q0Q1Q2Q3CET)功能介绍：从 74LS161 功能表功能表（表 2）中可以知道，当清零端 CR=“0”，计数器输出 Q3、Q2、Q1、Q0 立即为全“0”，这个时候为异步复位功能。当 CR=“1”且 LD=“0”时，在 CP 信号上升沿作用后，74LS161 输出端 Q3、Q2、Q1、Q0 的状态分别与并行数据输入端 D3，D2 ， D1，D0 的状态一样，为同步置数功能。而只有当 CR=LD=EP=ET=“1”、 CP 脉冲上升沿作用后，计
8、数器加 1。74LS161 还有一个进位输出端 CO，其逻辑关系是CO= Q0Q1Q2Q3CET。合理应用计数器的清零功能和置数功能，一片74LS161 可以组成 16 进制以下的任意进制分频器。输 入 输 出 CR CP LD EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 d c b a d c b a 1 1 0 Q3 Q2 Q1 Q0 1 1 0 Q3 Q2 Q1 Q0 1 1 1 1 状态码加 1表 2本设计中将 161 接成十进制的计数模式，正常工作时 Q0 和 Q3出现“1”时，表示计数器已经完成从 0 加到 9 的十位加法运算，通过与非门
9、将低电平信号引入 161 的 L/D/重新计数从而实现十进制加法运算。4.译码器74LS47 是 BCD-7 段数码管译码器/驱动器， 74LS47 的功能用于将BCD 码转化成数码块中的数字,通过它解码， 可以直接把数字转换为数码管的显示数字， 从而简化了程序。 图 8 74LS47 译码器原理：译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电 路成为译码器。译码器输出与输入代码有唯一的对应关系。74LS47 是输出低电平有效的七段字形译码器，它在这里与数码管配合使用。其真值表如表 3 所示。本设计方案中由于要实现两位数字显示，故采用两片 74LS47148集成芯片
10、分别译码各位和十位两数字，通过从 74LS161 十进制计数器收集到的信号作为输入信号，将其转换为七段数码管的对应管脚的高低电平信号实现数字显示输 入 输 出 显示数字符号LT RBI A3 A2 A1 A0 BI RBO a b c d e f g1 1 0 0 0 0 1 0 0 0 0 0 0 1 0 1 X 0 0 0 1 1 1 0 0 1 1 1 1 1 B/1/5D67A8GNDbcde121109B1C23L/T/4B/lVcf ga1615141374LS1481 X 0 0 1 0 1 0 0 1 0 0 1 0 2 1 X 0 0 1 1 1 0 0 0 0 1 1 0
11、3 1 X 0 1 0 0 1 1 0 0 1 1 0 0 4 1 X 0 1 0 1 1 0 1 0 0 1 0 0 5 1 X 0 1 1 0 1 1 1 0 0 0 0 0 6 1 X 0 1 1 1 1 0 0 0 1 1 1 1 7 1 X 1 0 0 0 1 0 0 0 0 0 0 0 8 1 X 1 0 0 1 1 0 0 0 1 1 0 0 9 X X X X X X 0 1 1 1 1 1 1 1 熄灭 1 0 0 0 0 0 0 1 1 1 1 1 1 1 熄灭0 X X X X X 1 0 0 0 0 0 0 0 8表 35.显示 显示部分采用七段数码管的方案，七段数码管
12、是一种常用的显示器件，其控制方便工作可靠显示清晰，适合对于显示数字要求较少的电路设计，其缺点是体积较低且不能显示字符，但在本设计中其功能已经完全满足设计需要。其基本电路图如图 9 所示。 图 96.光电报警系统设计如图 10 所示，其中反相器将低电平转换成高电平驱动三极管工作提供放大电流使发光二极管发光，为保证二极管的安全在其线路上串联限流电阻。通过查阅发光二极管的安全工作电流，并计算= = = - ，则BQIBEQVcURCIBQCEVcCQIR10egdf数 码 ca管 hb 3k&00 0 5V就是流过发光二极管的电流，限流电阻端电压为 5V- ，则阻BQI CEQU值选择为 = 。 图
13、 10 R限 5CEQBUI完整电路图B/1/5D67A8GNDbcde1211109B1C23L/T/4B/l/Vccfga1615141374LS47C5D67EP8GNDQ2Q3E/T/L/D/1211109R/D/1CP23A4BVccRcQ0Q11615141374LS161&000&000C 2 C 1 1 0 u F1 k1 kR 2 6 8 k5 V5 V5126458145 5 57362&0 00R 1 1 kR w5 V 1 31 1C5D67EP8GNDQ2Q3E/T/L/D/1211109R/D/1CP23A4BVccRcQ0Q11615141374LS161B/1/5D67A8GNDbcde1211109B1C23L/T/4B/l/Vccfga1615141374LS471 2&0 00&0 001 0 0egdf数码ca管hbegdf数码ca管hb1 0 03 k&0 00&0 005 V&0 00&0 00
