1、专 业： 班 级： 学 号： 姓 名： 指导教师： 电气学院实验一 集成门电路逻辑功能测试一、实验目的1. 验证常用集成门电路的逻辑功能;2. 熟悉各种门电路的逻辑符号;3. 熟悉 TTL 集成电路的特点，使用规则和使用方法。二、实验设备及器件1. 数字电路实验箱2. 万用表3. 74LS00 四 2 输入与非门 1 片 74LS86 四 2 输入异或门 1 片74LS11 三 3 输入与门 1 片 74LS32 四 2 输入或门 1片74LS04 反相器 1 片3、实验原理集成逻辑门电路是最简单，最基本的数字集成元件，目前已有种类齐全集成门电路。TTL 集成电路由于工作速度高，输出幅度大，种
2、类多，不宜损坏等特点而得到广泛使用，特别对学生进行实验论证，选用 TTL 电路较合适，因此这里使用了 74LS 系列的 TTL 成路，它的电源电压为 5V+10%,逻辑高电平“1”时2.4V，低电平“0”时0.4V。实验使用的集成电路都采用的是双列直插式封装形式，其管脚的识别方法为：将集成块的正面（印有集成电路型号标记面）对着使用者，集成电路上的标识凹口左，左下角第一脚为 1 脚，按逆时针方向顺序排布其管脚。4、实验内容 根据接线图连接，测试各门电路逻辑功能 1. 利用 Multisim 画出以 74LS11 为测试器件的与门逻辑功能仿真图如下按表 11 要求用开关改变输入端 A,B,C 的状
3、态，借助指示灯观测各相应输出端 F 的状态，当电平指示灯亮时记为 1，灭时记为 0，把测试结果填入表 11 中。表 1-1 74LS11 逻辑功能表2. 利用 Multisim 画出以 74LS32 为测试器件的或门逻辑功能仿真图如下输入状态 输出状态A B C Y0 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 1悬空 1 1 1悬空 0 0 0按表 12 要求用开关改变输入端 A,B 的状态，借助指示灯观测各相应输出端 F 的状态，把测试结果填入表 12 中。表 12 74LS32 逻辑功能表3. 利用 Multisim 画出以
4、74LS04 为测试器件的非门逻辑功能仿真图如下输入状态 输出状态A B Y0 0 00 1 11 0 11 1 10 悬空 11 悬空 1悬空 0 1悬空 1 1悬空 悬空 1按表 13 要求用开关改变电平开关的状态，借助指示灯观测各相应输出端F 的状态，把测试结果填入表 13 中。表 13 74LS04 逻辑功能表输入 输出状态（0|1）0 10 0悬空 0 根据管脚功能图连接，测试各门电路逻辑功能1.74LS00 四二输入与非门管脚功能如下图所示，用其中一个门测试其逻辑功能。 利用 Multisim 画出以 74LS00 为测试器件的非门逻辑功能仿真图如下按表 14 要求用开关改变输入端
5、的状态，借助指示灯观测各相应输出端的状态，把测试结果填入表 14 中。表 14 74LS00 逻辑功能表2.74LS86 四二输入异或门管脚功能如下图所示，用其中一个门测试其逻辑功能。输入状态 输出状态UA UB Y0 0 10 1 11 0 11 1 00 悬空 11 悬空 0悬空 0 1悬空 1 0悬空 悬空 0利用 Multisim 画出以 74LS86 为测试器件的非门逻辑功能仿真图如下按表 15 要求用开关改变输入端的状态，借助指示灯观测各相应输出端的状态，把测试结果填入表 15 中。A B C0 0 00 1 11 0 1表 15 74LS86 逻辑功能表五、实验总结实验前应检查集
6、成块是否插对；实验时要将电源电压接入+5V。在这次实验中，刚开始由于没有将电源电压接入面板上对应的位子，只是按照管脚图直接连接了电源线和地线，造成实验箱上的灯不亮。同时发现由于有个别的发光二极管与导线会接触不良，使发光二极管闪烁着，间歇性的亮，这时应换一个发光二极管再进行实验。1 1 0实验二 用小规模集成电路设计组合逻 辑电路1、实验目的1. 掌握组合逻辑电路的特点；2. 掌握小规模集成电路设计组合电路的方法；3. 掌握电路故障检测方法。2、实验设备及器件1. 数字电路实验箱；2. 74LS00 / 74LS11 / 74LS20 / 74LS86 等芯片。3、实验原理1. 数字电路的两大电
7、路是组合逻辑电路和时序逻辑电路，其中组合逻辑 电路的特点是任何时刻的输出仅仅取决于同一时刻输入信号的取值组合。2. 用小规模集成电路设计组合逻辑电路的步骤为： 分析设计要求，设置输入和输出变量； 列出真值表； 写出逻辑表达式，并化简； 画出逻辑电路图。4、实验内容1.有一个火灾报警系统，设有烟感、温感和紫外线光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统才产生报警控制信号。试设计一个产生警报控制信号的电路并在实验箱上验证。设烟感、温感和紫外线光感分别为 A、B、C 三中输入，报警时输出高电平“1” ，其报警信号为 Y。真值表如下：因
8、为：Y=BC+AC+AB 或 Y=(AB)(AC)(BC)=(AB)(AC)+BC利用一个与非门（74LS00）和一个非门（74LS02）或利用一个与门（74LS11）与一个或门（74LS02）组成逻辑电路，其电路仿真图如下：输入信号 输出信号A B C Y0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 13.设计一个一位半加器，该逻辑电路能对两个一位二进制数进行相加，并产生“和”及“进位” ，在实验箱上进行验证。依题意列出真值表如下：因为：S=AB+BA=A B +CO=AB所以利用一个异或门一个与门组成逻辑电路，其电路仿真图如下
9、：输入 输出A B S CO0 0 0 00 1 1 01 0 1 01 1 0 1五、实验总结实验注意事项1. 注意集成电路多余端的处理;2. 两个集成芯片的连接注意电平是否匹配;3. 小规模集成电路设计组合电路，尽量使用较少的门电路，尽量使用与非门， 提高电路的负载能力和抗干扰能力。实验三 译码器及其应用一、 实验目的：1、 掌握译码器的测试方法，熟悉数码管的使用；2、 了解中规模集成译码器的原理，管脚分布，掌握其逻辑功能，以及译码显示器电路的构成原理；3、 掌握用译码器构成组合电路的方法和 BCD-七段译码/驱动器的使用方法。4、 学习译码器的扩展。二、 实验设备及其器件1、SAC-DM
10、32 数字电路实验箱 1 个2、74LS138 3-8 线译码器 2 片3、74LS20 双 4 输入与非门 1 片4、74LS47（译码显示器） 1 片5、共阳极七段数码管 1 个三、 实验原理1、 中规模集成译码器 74LS13874LS138 是集成 3 线-8 线译码器，在数字系统中应用比较广泛。图 3-1 是其引脚排列。其中 A2、A 1、A 0为地址输入端，Y 0Y7 为译码输出端,S1、S2、S3 为使能端。表 3-1 为 74LS138 truth table。74LS138 工作原理为：当 S1=1，S2+S3=0 时，电路完成译码功能，输出低电平有效。其中：表 3-1 74
11、LS138 真值表输 入 输 出S A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 1 1 1 1 1 1 1 11 0 0 0 0 1 1 1 1 1 1 11 0 0 1 1 0 1 1 1 1 1 11 0 1 0 1 1 0 1 1 1 1 11 0 1 1 1 1 1 0 1 1 1 11 1 0 0 1 1 1 1 0 1 1 11 1 0 1 1 1 1 1 1 0 1 11 1 1 0 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 1 1 0图 3-1 74LS138 引脚图 3-2 74LS138 内部电路图2、 译码器的应用（见实验指
12、导书 P11-P12）3、 显示译码管（1） 七段发光二极管（LED）数码管LED 数码管是目前最常用的数字显示器。以下是数字显示器的介绍（详细见实验指导书 P12-P13）：四、 实验内容：1、 译码器 74Ls138 逻辑功能测试（一）控制端功能测试测试电路如图 3-6 所示。按表 3-2 所示条件输入开关状态。观察并记录译码器输出状态。LED 指示灯亮为 1，灯不亮为 0。表 3-2 74LS138 控制端功能测试S1 2 3 2 1 0 0 1 2 3 4 5 6 70 x x X x x 1 1 1 1 1 1 1 11 1 01 0 11 1 1X x xX x xX x x1 1
13、 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 1图 3-6 74LS138 控制端功能测试电路（二) 逻辑功能测试将译码器使能端 S1、 2 、 3 及地址段 2、 1、 0 分别接至逻辑电平开关输出孔，八个输出端 7 0 依次连接在了逻辑电平显示器的八个输入孔上，拨动逻辑电平开关，按表 3-3 逐项测试 74LS138 的逻辑功能。表 3-3 74LS138 的逻辑功能测试输 入 输 出S12+ 3 2 1 0 0 1 2 3 4 5 6 71 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1 11 0 0 1
14、0 1 1 0 1 1 1 1 11 0 0 1 1 1 1 1 0 1 1 1 11 0 1 0 0 1 1 1 1 0 1 1 11 0 1 0 1 1 1 1 1 1 0 1 11 0 1 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 00 X X X X 1 1 1 1 1 1 1 1X 1 X X X 1 1 1 1 1 1 1 12、 用 74LS138 实现逻辑功能Y=AB+BC+AC如果设 A2=A，A 1=B、A 0=C，则函数 Y 的逻辑图如 3-7 所示。图 3-7 用 74LS138 组成函数 Y用 74LS138 和 74LS2
15、0 各一块在实验箱上连接图 3-7 线路，并将测试结果记录表 3-4 中。其实验电路如下：A B C Y0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 1表 3-4 函数功能测试3、 试用一片 74LS138 和一片 74LS20 实现全加器功能，自拟电路图如下：其真值表如下所示：输 入 输 出CI A B S C00 0 0 1 00 0 1 1 00 1 0 0 10 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 11 1 1 15、实验总结1. 注意集成电路输入控制端和输出控制端的信号；2. 74LS1
16、38 集成块搭接中注意输出信号的输出；3. 注意 74LS47 控制端的信号；4. 显示器管脚与译码器的对应关系。实验四 数据选择器及其应用一、 实验目的1、 学习数据选择器逻辑功能测试方法；2、 了解中规模集成数据选择器的功能、管脚排列，掌握其逻辑功能；3、 熟悉利用数据选择器构成任意逻辑函数的方法；4、 了解数据选择器的扩展方法。二、 实验设备及其器件1、SAC-DM32 数字电路实验箱 1 个2、74LS153 1 个3、74LS32 1 个4、74LS40 1 片三、 实验原理数据选择器，也称为多路选择器，其作用相当于多路开关，如图 4-1 所示。（A 1、A 0） D0 D1D2D3
17、图 4-2 双四选一数据选择器内部结构1. 双四选一数据选择器 74LS153所谓双 4 选 1 数据选择器就是在集成芯片上有两个 4 选 1 数据选择器。双 4选 1 数据选择器内部结构如图 4-2 所示，引脚排列如图 4-3，功能表如图 4-1。图 4-3 74LS153 引脚功能 1s、2s为两个独立的使能端；A 1、A 0 为公用的地址输入端；1D 01D 3 和2D02D 3 分别为两个 4 选 1 数据选择器的数据使能端；Q 1、Q 2 为两个输出端。1）当使能端 1（2）=1 时，多路开关被禁止，无输出，Q=0。2）但使能端 1（2）=0 时，多路开关正常工作，根据地址码 A1、
18、A 0 状态，将相应的数据 D0D 3 送到输出端。该电路的表达式为：Y=（A 1A0D0+A1AOD1+A1A0D2+A1A0D3）S表 4-1输入 输出S A1 A0 D Y0 X X X1 0 0 D01 0 1 D11 1 0 D31 1 1 D4OD0D1D3D42、数据选择器的应用 实现逻辑函数用数据选择器实现逻辑函数，方法与译码器相似，只是将出现的最小项对应的数据端接入高电平，未出现的接低电平，将地址端作为自变量的输入端，则可以实现。四、 实验内容1. 测试双四选一数据选择器的逻辑功能。按图 4-4 在实验箱上接线，利用开关 74LS153 功能表逐项进行测试，观察输出结果并记录
19、于表 4-2 中。实验仿真图如下：表 4-2 2. 用 4 选 1 数据选择器实现函数F=ABC+ABC+ABC+ABC函数 F 有三个输入变量 A,B,C,而数据选择器有两个地址端 A1,A0 少于函数输入变量个数，在设计时可任选 A 接 A1，B 接 A0，74LS153 的表达式（或功能表）与函数 F 对照，得出： D0=0, D1=D2=C, D3=1接线图如图 4-5 所示，输入 输出S A1 A0 D Y1 X X X 00 0 0 D0 D00 0 1 D1 D10 1 0 D2 D20 1 1 D3 D3实验仿真图如下：测试并记录结果在表 4-3.表 4-3五、实验总结1.注意
20、 74LS153 控制端的信号。2.了解数据择器扩展时所用门电路的类型。输入 输出A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1实验五 触发器一 实验目的：1. 掌握基本 RS 触发器、 JK 触发器、D 触发器和 T 触发器的逻辑功能。2. 熟悉各触发器的逻辑功能及相互转换方法。二 实验仪器1、SAC-DM32 数字电路实验箱 1 个2、74LS00（四 2 与非门） 1 个3、74LS112（双 JK 触发器） 1 个4、74LS74（双 D 触发器） 1 个三 实验原理触发器是具有记忆功能的二进制信息存贮器件
21、，是时序逻辑电路的基本单元之一。触发器按功能分可分 RS、JK 、D、T 触发器；按电路触发方式可分为电平触发和边沿触发器两大类。图 5-1 所示电路由两个“与非”门交叉耦合而成的基本 Rs 触发器，它是无时钟控制低电平自家触发的触发器，有直接置位、复位的功能，是组成各种功能触发器的最基本单元。基本 RS 触发器也可以用两个 “或非”门组成，它是高电平直接触发的触发器。图 5-1 RS 触发器 图 5-2 JK 触发器JK 触发器是一种逻辑功能完善，通用性强的集成触发器。在结构上可分为主从型 JK 触发器和边沿型 Jk 触发器。在产品中应用较多的是下降沿触发的边沿型 JK 触发器。JK 触发器
22、的逻辑符号如图 5-2 所示。它有三种不同功能的输入端，第一种是直接置位、复位输入端，用 R和 S表示。在 S=0，R=1 或 R=0，S=1 时，触发器不受其它输入端状态影响，使触发器强迫置“1” （或置“0”） ，当不强迫“1” （或置“0” ）时，S、R都应置高电平。第二种是时钟脉冲输入端，用来控制触发器翻转（或称作状态更新） ，用 CP 表示（在国家标准符号中称作控制输入端，用 C 表示） ，逻辑符号中 CP 端处若有小圆圈，则表示触发器在时钟脉冲下降沿（或负边沿）发成翻转，如无小圆圈，这表示触发器在时钟脉冲上升沿（或正边沿）发生翻转。第三种是数据输入端，它是触发器状态更新的一句，用
23、J、K 表示。JK 触发器的状态方程为 Qn+1=JQn+KQn本实验采用 74LS112 型双 JK 触发器器，是下降边沿触发的边沿触发器，引脚排列如图 5-3 所示。表 5-1 为其功能表。图 5-3 74LS112 引脚排列图D 触发器是另一种使用广泛的触发器，它的基本结构多为维阻型。 D 触发器的逻辑符号如图 5-4 所示。D 触发器是在 Cp 脉冲上升沿触发翻转，触发器的状态取决于 CP 脉冲到来之前 D 端大的 3 状态，状态方程为Qn+1=D本实验采用 74LS74 型双 D 触发器，是上升边沿触发的边沿触发器，引脚排列如图 5-5 所示。表 5-2 为其功能表。图 5-5不同类
24、型的触发器对时钟信号和数据信号的要求各不相同，一般说来，边沿触发器要求数据信号超前于触发器边沿一段时间出现（称之为建立时间） ，并且要求在边沿到来后继续维持一段时间（称之为保持时间） 。对于触发边沿陡度也有一定要求（通常要求100ns ） 。主从触发器对上述参数要求不高，但要求在 CP=1 期间，外加的数据信号不容许发生变化，否则将导致触发器错误输出。在集成触发器的产品中，虽然每一种触发器都有固定的逻辑功能，但可以利用转换的方法得到其它功能的触发器。如果把 JK 触发器的 JK 端连接在一起（称为 T 端）就构成了 T 触发器，状态方程为Qn+1=TQn+TQn在 CP 脉冲作用下，当 T=0
25、 时 Qn+1=Qn。工作在 T=1 时的触发器称为 T触发器。T 和 T触发器广泛应用于计算电路中。值得注意的是转换后的触发器其触发方式仍不变。了解触发器间的相互转换可以在实际逻辑电路的设计和应用中更充分得到的利用各类触发器，同时也有助于更深入的理解和掌握各类触发器的特点与区别。四、 实验内容1. 测试基本 Rs 触发器的路基功能按图 5-1 与非门 74L00 构成基本 RS 触发器。输入端 R、S按接逻辑开关，输出端 Q、Q接电平指示器，按表 5-3 要求测试逻辑功能。仿真图如下：表 5-3QR SQn=0 Qn=1功能0 0 1 1 不确定0 1 1 0 置 01 0 0 1 置 11
26、 1 0 1 保持2、测试双 JK 触发器 74LS112 逻辑功能（1）测试 RD、S D的复位、置位功能任取一只 JK 触发器，R D、S D、J、K 端接逻辑开关，CP 端接单次脉冲源，Q、Q端接电平指示器，按表 5-4 要求改变 RD、S D（J 、K 、CP 出于任意状态） ，并在 RD=0（S D=1）或 SD=0（R D=1）作用期间任意改变 J、K 及 CP的状态，观察 Q、Q状态，记录。仿真图如下：表 5-4输入 输出CP J K RD SD Q Q功能X X X 0 0 1 1 不确定X X X 0 1 0 1 置 1X X X 1 0 1 0 置 0（2）测试 JK 触发器的逻辑功能按表 5-5 要求改变 J、KCP 端状态，观察 Q、Q 状态变化，观察触发器状态更新时候发生在 CP 脉冲的下降沿（既 CP 由 1 0） 。记录。表 5-5Qn+1RD SD J K CP Qn=0 Qn=1 功能01 0 01 1 0 0 10 0 0 保持01 0 11 1 0 1 10 0 0 置 0
