1、河池学院课程设计说明书课题名称：数字电子技术课程设计专业名称：电子信息工程学生班级：09 电本（1）班学生姓名：程锡东指导老师：邹琦萍1摘要摘要：多功能数字钟采用数字电路实现对“时” 、“分”、“ 秒”数字显示的计时装置。具有时间显示、闹钟设置、报时功能、校正作用。走时准确、显示直观、精度、稳定等优点。电路装置十分小巧,安装使用也方便。同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱，小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟关键字:晶体振荡器、分频器、计数器、显示器和校时电路Abstract: multi-fun
2、ction digital clock adopting digital circuit to achieve “, “ points“, “seconds“ digital display timer device. With time display, alarm time function, calibration, role. Keep good time, show intuitional, precision, stability, etc. Circuit device is very small, install and use convenient also. Meanwhi
3、le in date, it with its small, inexpensive, high precision, easy to use and walking, the function is much, facilitate integration and receives general consumption favorite, small to Peoples Daily life, the electronic watches to stations, docks and airports, public large digital electric clockKey wor
4、d: crystal oscillator frequency device, counter, points, a display and reset circuit2目录1. 课程设计任务书 12. 设计方案 22.1. 总方案 22.2. 秒脉冲发生器 22.3. 计数译码显示 32.4. 校时电路 32.5. 整点报时电路 33. 参考 电路 54. 参考电路简要说明 74.1. 秒脉冲电路 74.2. 单次脉冲、连续脉冲 74.3. 秒、分、时、日计数器 74.4. 译码、显示 74.5. 整点报时 74.6. 呜叫电路 85. 结束语 911. 课程设计任务书用中、小规模集成电路设
5、计一台能显示日、时、分、秒的数字电子钟，要求如下：1.由晶振电路产生1Hz 标准秒信号。2.秒、分为0059六十进制计数器。3.时为0023二十四进制计数器。4.周显示从1日为七进制计数器。5.可手动校时：能分别进行秒、分、时、日的校时。只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。6.整点报时。整点报时电路要求在每个整点前呜叫五次低音（500Hz） ，整点时呜叫一次高音（1000Hz） 。22. 设计方案2.1. 总方案根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。数字电子钟的电路组成方框图如图 2.1 所示。图 2.1
6、数字电子钟框图2.2. 秒脉冲发生器脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz 的秒脉冲。如晶振为32768 Hz，通过 15次二分频后可获得1Hz 的脉冲输出，电路图如图 2.2所示。C D 4 0 6 01 2R1 11 02 2 M 2 0 p F3 2 0 p F3 2 7 6 8 H z3C 11 DQ7 4 L S 7 41 H zQ 1 4图2.2秒脉冲发生器32.3. 计数译码显示秒、分、时、日分别为60、60、24、7进制计数器、秒、分均为60进制，即显示0059，它们的个位为十进制，十位为六进制。时为
7、二十四进制计数器，显示为0023，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。周为七进制数，按人们一般的概念一周的显示日期“日、1、2、3、4、5、6” ，所以我们设计这个七进制计数器，应根据译码显示器的状态表来进行，如表1.1所示。按表1.1状态表不难设计出“日” 计数器的电路（日用数字 8代替） 。所有计数器的译码显示均采用BCD七段译码器，显示器采用共阴或共阳的显示Q4 Q3 Q2 Q1 显示1 0 0 0 80 0 0 1 10 0 1 0 20 0 1 1 30 1 0 0 40 1 0 1 50 1 1 0 6表 1.1 状态表2.4.
8、校时电路在刚刚开机接通电源时，由于日、时、分、秒为任意值，所以，需要进行调整。置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。42.5. 整点报时电路每秒钟有声光同步，当时计数器在每次计到整点前六秒时，需要报时，这可用译码电路来解决；当秒计数到59时，则去驱动高音1KHz频率输出而鸣叫1声。53. 参考电路数字电子钟逻辑电路参考图如图3-a所示。图3-a秒脉冲产生电路图3-b连续脉冲产生电路6图3-c数字电子钟逻辑电路参考图74. 参考电路简要说明4.1. 秒脉冲电路由晶振 32768Hz 经 14 分频器分频为 2Hz，再经一次分频，即得 1Hz 标准秒
9、脉冲，供时钟计数器用。4.2. 单次脉冲、连续脉冲这主要是供手动校时用。若开关打在单次端，要调整日、时、分、秒即可按单次脉冲进行校正。如 K1 在单次，K2 在手动，则此时按动单次脉冲键，使周计数器从星期 1 到星期日计数。若开关处于连续端，则校正时，不需要按动单次脉冲，即可进行校正。单次、连续脉冲均由门电路构成。4.3. 秒、分、时、日计数器这一部分电路均使用中规模集成电路 74HC161 实现秒、分、时的计数，其中秒、分为六十进制，时为二十四进制。从图 1.3 中可以发现秒、分两组计数器完全相同。当计数到 59 时，再来一个脉冲变成 00，然后再重新开始计数。图中利用“异步清零”反馈到/C
10、R 端，而实现个位十进制，十位六进制的功能。时计数器为二十四进制，当开始计数时，个位按十进制计数，当计到 23时，这时再来一个脉冲，应该回到“零” 。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，时计数器清零，图中采用了十位的“2”和个位的“4”相与非后再清零。对于日计数器电路，它是由四个 D 触发器组成的（也可以用 JK 触发器） ，其逻辑功能满足了表 1，即当计数器计到 6 后，再来一个脉冲，用 7 的瞬态将Q4、Q3、Q2、Q1 置数，即为“1000” ，从而显示“日” （8） 。4.4. 译码、显示译码、显示很简单，采用共阴极 LED 数码管 LC5011
11、-11 和译码器74LS248，当然也可用共阳数码管和译码器。4.5. 整点报时当计数到整点的前 6 秒钟，此时应该准备报时。图 1.3 中，当分计到 59 分时，8将分触发器 QH 置 1，而等到秒计数到 54 秒时，将秒触发器 QL 置 1，然后通过 QL 与 QH 相与后再和 1s 标准秒信号相与而去控制低音喇叭呜叫，直至 59秒时，产生一个复位信号，使 QL 清 0，停止低音呜叫，同时 59 秒信号的反相又和 QH 相与后去控制高音喇叭呜叫。当计到分、秒从 59：5900：00 时，呜叫结束，完成整点报时。（原理已经正确，由于硬件电路出点问题，现在只能实现整点报时）4.6. 呜叫电路呜
12、叫电路由高、低两种频率通过或门去驱动一个三极管，带动喇叭呜叫。1KHz 和 500Hz 从晶振分频器近似获得。如图中 CD4060 分频器的输出端 Q5和 Q6。Q5 输出频率为 1024Hz，Q6 输出频率为 512Hz。95. 结束语通过本课程设计，能够较全面地巩固和应用“数字电子技术”课程中所学的基本理论和基本方法，并初步掌握小型数字系统设计的基本方法。能合理、灵活地应用各种标准集成电路（SSI、MSI 、LSI 等）器件实现规定的数字系统。培养独立思考、独立准备资料、独立设计规定功能的数字系统的能力。培养独立进行实验，包括电路布局、安装、调试和排除故障的能力。培养书写综合设计实验报告的能力等。
