1、VHDL 程序设计教程习题参考答案 1VHDL 程序设计教程习题参考解答第 1 章思考题解答1 什么是 VHDL？简述 VHDL 的发展史。答： VHDL 是美国国防部为电子项目设计承包商提供的，签定合同使用的，电子系统硬件描述语言。1983 年成立 VHDL 语言开发组，1987 年推广实施，1993 年扩充改版。VHDL 是 IEEE 标准语言，广泛用于数字集成电路逻辑设计。2 简述 VHDL 设计实体的结构。答：实体由实体名、类型表、端口表、实体说明部分和实体语句部分组成。根据 IEEE 标准，实体组织的一般格式为：ENTITY 实体名 ISGENERIC(类型表)； -可选项PORT(
2、端口表)； -必需项实体说明部分； -可选项BEGIN实体语句部分；END ENTITY 实体名；3 分别用结构体的 3 种描述法设计一个 4 位计数器。答： 用行为描述方法设计一个 4 位计数器如下，其它描述方法，读者可自行设计。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;use ieee.std_logic_unsigned.all;ENTITY countA ISVHDL 程序设计教程习题参考答案 2PORT (clk,clr,en:IN STD_LOGIC;Qa,qb,qc,qd:OUT STD_LOGIC);END countA;ARCHITEC
3、TURE example OF countA ISSIGNAL count_4:STD_LOGIC_vector (3 DOWNTO 0);BEGINQa 1.2 ns，Int_fall = 1.7 ns，Ext_rise = 2.6 ns，Ext_fall = 2.5 ns)；END FOR；FOR I2 ： inv USE ENTITY WORK.inv(inv_gen1)GENERIC MAP(int_rise = 1.3 ns，Int_fall = 1.4 ns，Ext_rise = 2.8 ns，Ext_fall = 2.9 ns)；END FOR；FOR AN1 ： and3 US
4、E ENTITY WORK.and3(and3_gen1)GENERIC MAP(int_rise = 2.2 ns，Int_fall = 2.7 ns，Ext_rise = 3.6 ns，Ext_fall = 3.5 ns)；END FOR；FOR AN2 ： and3 USE ENTITY WORK.and3(and3_gen1)GENERIC MAP(int_rise = 2.2 ns，Int_fall = 2.7 ns，Ext_rise = 3.1 ns，Ext_fall = 3.2 ns)；END FOR；VHDL 程序设计教程习题参考答案 6FOR AN3 ： and3 USE E
5、NTITY WORK.and3(and3_gen1)GENERIC MAP(int_rise = 2.2 ns，Int_fall = 2.7 ns，Ext_rise = 3.3 ns，Ext_fall = 3.4 ns)；END FOR；FOR AN4 ： and3 USE ENTITY WORK.and3(and3_gen1)GENERIC MAP(int_rise = 2.2 ns，Int_fall = 2.7 ns，Ext_rise = 3.0 ns，Ext_fall = 3.1 ns)；END FOR；END FOR；END decode_gen1_con；4 计一个加法器，元件例化后
6、放入库中备用。答：半加器及全加器 VHDL 程序设计(1)。LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；ENTITY full_adder ISPORT (a，b，cin:IN STD_LOGIC；Sum，co:OUT STD_LOGIC)；END full_adder；ARCHITECTURE full1 OF full_adder ISCOMPONENT half_adderPORT (a，b:IN STD_LOGIC；S，co:OUT STD_LOGIC)；END COMPONENT；SIGNAL u0_co，u0_s，u1_co:STD_LOGIC
7、；BEGINU0:half_adder PORT MAP (a，b，u0_s，u0_co)； U1:half_adder PORT MAP (u0_s，cin，sum，u1_co)；Co sel sel sel sel sel sel sel sel y y y y y y y y y oe oe oe oe oe oe oe =0； we =1； addr =“00“；if (ready = 1) thennext_state = idle；elsenext_state = write；end if；end case；end if；end process state_comb；state_c
8、locked:process(clk)beginif rising_edge(clkEVENT AND clk=1) thenpresent_state = next_state；end if；end process state_clocked；end state_machine；12设计一个 PCI BUS VGA 图像接口芯片，画出层次分解图，由几个人分别编程，再组合通调，写出一个团体协作的案例，总结成功失败的经验。答: 1. 首先熟悉 PCI 总线规范。2其次熟悉 VGA 图象处理器件工作原理。3分解设计任务。4分别由不同的设计小组编写 VHDL 程序5分别编译、调试，仿真、验证通过。6
9、项目合成，整体通调，仿真验证。7设计实验原理电路，设计实验电路板。8编程、配置 FPGA 器件，进行性能测试。9进行 ASIC 版图设计，进行 MPW 流片。10编写产品使用手册，提供用户详尽技术参数。第 7 章思考题解答1 VHDL 程序到集成电路版图需要那些过程？答：需要逻辑综合，功能仿真，形式验证或 FPGA 功能验证，时序仿真，到版图设计。2 怎样在实验室实现集成电路设计？答：用 VHDL 语言进行行为设计，用 EDA 工具作为设计环境，用 FPGA 器件作为设计实现载体，就可以在实验室进行集成电路的设计和实现。3 什么是 MPW 多项目晶圆服务？VHDL 程序设计教程习题参考答案 15答：多项目晶圆（MultiProfect Wafer，简称 MPW）就是将多种具有相同工艺的集成电路设计项目放在同一圆片上流片，流片后，每个设计项目可以得到数十片芯片样品，这一数量对于设计开发阶段的实验、测试已经足够。而实验费用就由所有参加 MPW 的项目按照芯片面积分摊，极大地降低了实验成本，降低了中小集成电路设计企业在起步时的门槛。4 设计一个 8 位 CPU 版图,参加 MPW 流片,并测试设计结果。答：参考实验讲义，研究实验 8 的内容并付诸实践。
