简单组合逻辑电路的设计 实验所需器件 74LS00四 二输入与非门电路 74LS283四位全加器 实验内容 1 裁判表决电路2 数值比较器3 用四位全加器74LS283设计代码转换电路 1 裁判表决电路 步骤一列出逻辑真值表 步骤二列出逻辑表达式 由于使用74LS00 有四个与非门组成 所以化简为 步骤三设计电路 A B C 74LS00 线路的接法有多种 该图仅供参考 2 数值比较器 步骤一列出逻辑真值表 步骤二列出逻辑表达式 步骤三设计电路 L1可通过一个非门和一个与门实现L2可通过一个或门 一个与非门和一个与门实现L3可通过一个非门和一个与门实现 3 用四位全加器74LS283设计代码转换电路 8421码与余三码关系表 仔细观察余三代码特征 不难发现 Y3Y2Y1Y0和DCBA所代表的二进制数始终相差0011 即十进制数的3 故可得 Y3Y2Y1Y0 DCBA 0011 故可得电路如下图 D C B A
