1、第9章 触发器,触发器是构成时序逻辑电路的基本单元电路。触发器具有记忆功能，能存储一位二进制数码。触发器有三个基本特性： （1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态； （2）外触发下，两个稳态可相互转换（称翻转）； （3）有两个互补输出端。 以下按触发器的电路结构、触发方式、逻辑功能分别进行介绍。,1 基本RS触发器,图11-1与非门组成的基本RS触发器 （a） 逻辑电路 （b）逻辑符号,1状态：Q1、 Q 0 0状态：Q0、 Q 1,Reset为置0端（或复位端） Set为置1端（或置位端）非号“”：表示低电平有效,表示低电平有效,1. 电路组成及逻辑符号,与非门实现
2、的基本RS触发器,2. 工作原理(仿真运行图1),表 1 与非门组成的基本RS触发器的功能表,3. 功能表,4状态转换表（特性表）现态：指触发器输入信号变化前的状态，用Qn表示；次态：指触发器输入信号变化后的状态，用Qn+1表示。特性表：次态Qn+1与输入信号和现态Qn之间关系的真值表。,与非门组成的基本RS触发器的状态转换表,通常用虚线或阴影表示触发器处于不定状态。,置1,置0,不允许,不定,置1,5. 基本RS触发器的时序图(设初态为0）,触发器的不定状态有两种含义：一、Q= Q =1时，触发器既不是0状态，也不是1状态；,二、R、S 同时从0回到1时，触发器的新状态不能预先确定。,2或非
3、门组成的基本RS触发器,图3或非门组成的基本RS触发器（a） 逻辑电路 （b）逻辑符号,输入信号R、S为高电平有效触发。,或非门组成的基本RS触发器的状态转换表,R高电平有效置0,S高电平有效置1,3 应用举例,利用基本RS触发器的记忆功能消除机械开关振动引起的干扰脉冲。,机械开关 （a）电路 (b)输出电压波形,干扰脉冲,A有0就置1,B有0就置0,图5利用基本RS触发器消除机械开关振动的影响（a）电路 （b）电压波形,2 同步触发器,基本RS触发器的触发方式（动作特点）：逻辑电平直接触发。（由输入信号直接控制） 在实际工作中，要求触发器按统一的节拍进行状态更新。措施： 同步触发器（时钟触发
4、器或钟控触发器）：具有时钟脉冲CP控制的触发器。该触发器状态的改变与时钟脉冲同步。 CP：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。 同步触发器的状态更新时刻：受CP输入控制。 触发器更新为何种状态：由触发输入信号决定。,1 同步RS触发器1.电路组成及逻辑符号,图6 同步RS触发器 （a） 逻辑电路 （b）逻辑符号,在CP=0期间，G3、G4被封锁，触发器状态不变。在CP=1期间，由R和S端信号决定触发器的输出状态。结论：触发器的动作时间是由时钟脉冲CP控制的。,触发方式：电平触发方式 只有CP=1时（高电平有效），触发器的状态才由输入信号R和S来决定。,2. 工作原理(运行图
5、6),3. 功能表（在CP=1期间有效）,现态：CP脉冲作用前触发器的原状态，用Qn表示；次态：CP脉冲作用后触发器的新状态，用Qn+1表示。,表11-6 同步RS触发器功能表,R为高电平有效触发,S为高电平有效触发,R、S不允许同时有效,4. 工作波形（又称为时序图，设初态为0 ）,图7 同步RS触发器的时序图,置1,保持,置0,置1,5.同步触发器的空翻,同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。,图11-8 同步RS触发器的空翻现象,1,2,3,下面介绍几种能克服空翻的触发器。,2.2 主从RS触发器 1.电路组成及逻辑符号,图9 主从RS触发器 （a） 逻辑
6、电路 （b）逻辑符号,主触发器：同步RS触发器（FF2），其状态由输入信号决定,从触发器：同步RS触发器（FF1），其状态由主触发器的状态决定,表示触发器靠CP下降沿触发,表示主从触发方式,2. 工作原理(运行图9),（1）当CP=1时，从触发器FF1的输出状态保持不变，主触发器FF2的输出状态由R和S来决定。（2）当CP由1跳到0时（或称CP脉冲下降沿到来时），主触发器FF2的输出状态保持不变，从触发器FF1的输出状态由FF2的状态决定。此时，由于CP=0，输入信号R和S被封锁。,可知，主从触发器分两步工作：第一步，CP=1期间，主触发器的输出状态由输入信号R和S的状态确定，从触发器的输出状
7、态保持不变。第二步，当CP从1变为0时，主触发器的输出状态送入从触发器中，从触发器的输出状态由主触发器当时的状态决定。在CP=0期间，由于主触发器的输出状态保持不变，因而受其控制的从触发器的状态也保持不变。,触发方式：主从触发方式（CP下降沿有效）。主从触发器状态的更新只发生在CP脉冲的下降沿，触发器的新状态由CP脉冲下降沿到来之前的R、S信号决定。,优点：克服了空翻，提高了工作的可靠性。,3. 功能表（只在CP从1变为0时有效）,表9 主从RS触发器功能表,S和R都为高电平有效触发,功能与同步RS触发器完全相同 。,4. 工作波形（又称为时序图，设初态为0 ）,图10主从RS触发器的时序图,
8、置1,置0,置1,基本RS触发器和钟控的RS触发器都是采用的电位触发方式。 电位触发方式的钟控RS触发器有一个显著的毛病存在“空翻”现象。所谓空翻，就是指：在CP=1期间，若输入RS的状态发生多次变化，输出Q将随着发生多次变化。,1.2 JK触发器,当触发器出现空翻现象时，一般就无法确切地判断触发器的状态了，由此造成触发器的使用受到限制。,为确保数字系统的可靠工作，要求触发器在一个CP脉冲期间至多翻转一次，即不允许空翻现象的出现。为此，人们研制出了能够抑制空翻现象的主从式触发器、边沿触发方式的JK触发器和D触发器等。,本堂课向大家介绍的JK触发器是功能完善、使用灵活和通用性较强的一种触发器。常
9、用型号有74LS112、CC4027和74LS276等。,0,1,JK触发器的工作原理,0,1,逻辑功能分析,保持功能,置0功能,置1功能,翻转功能,功能表,波形图,置1,置0,翻转,保持,JK触发器的次态方程式：,集成JK触发器74LS112的引脚排列图,D触发器,在双稳态触发器中，除了RS触发器和JK触发器外，根据电路结构和工作原理的不同，还有众多具有不同逻辑功能的触发器。根据实际需要，可将某种逻辑功能的触发器经过改接或附加一些门电路后，转换为另一种逻辑功能的触发器。D触发器就是这样得到的。,触发器之间逻辑功能的转换,管脚排列图,D触发器的次态方程式：,D触发器的状态转换图,D1,D1,0
10、,1,D0,D 0,T触发器,T触发器具有保持和翻转两种功能。如果让T触发器的输入恒为1，则T触发器就成为T触发器，显然，T触发器只具有翻转一种功能。,边沿触发器：靠CP脉冲上升沿或下降沿进行触发。正边沿触发器：靠CP脉冲上升沿触发。负边沿触发器：靠CP脉冲下降沿触发。触发方式：边沿触发方式。可提高触发器工作的可靠性，增强抗干扰能力。,边沿D触发器,主从RS触发器 （a） 逻辑电路 （b）逻辑符号,仿真,表示触发器靠CP上升沿触发,表示CP为边沿触发方式,1.电路组成及逻辑符号,2. 工作原理,（1）当CP=0时，G3、G4被封锁，触发器的输出状态保持不变。（2）当CP从0变为1时，G3、G4
11、打开，它们的输出由G5、G6决定。此瞬间，若D=0，触发器被置为0状态；若D=1，触发器被置为1状态。（3）当CP从0变为1之后，虽然CP=1，门G3、G4是打开的，但由于电路中几条反馈线的维持阻塞作用，输入信号D的变化不会影响触发器的置1和置0，使触发器能够可靠地置1和置0。因此，该触发器称为维持阻塞触发器。,可见，该触发器的触发方式为：在CP脉冲上升沿到来之前接受D输入信号，当CP从0变为1时，触发器的输出状态将由CP上升沿到来之前一瞬间D的状态决定。,由于触发器接受输入信号及状态的翻转均是在CP脉冲上升沿前后完成的，故称为边沿触发器。,3. 时序图,图维持阻塞边沿D触发器时序图,当CP从
12、0变为1时，Q将由CP上升沿到来之前一瞬间D的状态决定。,时序逻辑电路,计数器,时序逻辑电路的分析方法,寄存器,时序逻辑电路分为： 同步时序逻辑电路和异步时序逻辑电路。,1 寄存器,寄存器用来暂时存放参与运算的数据和运算结果。一位触发器可寄存一位二进制数，存多少位数，就用多少个触发器。,寄存器分为数码寄存器和移位寄存器。,由D触发器构成的四位数码寄存器,寄存二进制数：1011,清零,寄存,特点：并行入并行出,0,1,1,1,移位寄存器,移位寄存器具有存放数码和移位的功能,单向移位寄存器,寄存二进制数：1011,1011,寄存,1,特点：串行入、并行或串行出,清零,双向移位寄存器,右移串行输入端
13、,功能：数码既可以左移，也可以右移。,左移串行输入端,计数器,计数器是计算机及各种数字逻辑系统的基本部件之一，它能累计输入脉冲数目或根据控制脉冲节奏进行加减法计数。,计数器分为两大类：, 同步计数器, 异步计数器,CP,二进制计数器,异步二进制加法计数器 （四位）,1,1,0,0,1,0,0,0,1,0,0,计数工作波形图：,特点：结构简单，但各触发信号逐级传递，计数速度慢。,Q0,Q1,Q2,Q3,0,0,0,0,1,0,0,0,0,0,0,1,1,1,0,0,同步四位二进制加法计数器,J0 = K0 = 1，J1 = K1 = Q0，,J2 = K2 = Q0Q1，J3 = K3 = Q0
14、Q1Q2，,工作过程：,清零,计数,输入输出逻辑状态对应关系表,0 0 0 0,1 1 0 0 0 0 0 0,0 0 0 1,1 1 1 1 0 0 0 0,0 0 1 0,1 1 0 0 0 0 0 0,0 0 1 1,1 1 1 1 1 1 0 0,0 1 0 0,1 1 0 0 0 0 0 0,0 1 0 1,1 1 1 1 0 0 0 0,0 1 1 0,1 1 0 0 0 0 0 0,0 1 1 1,1 1 1 1 1 1 1 1,1 0 0 0,特点：各触发器同步动作,十进制计数器,状态表：,同步十进制加法计数器,Q3,Q2,Q1,Q0,J2 = K2 = Q0Q1，,工作过程：
15、,计数,清零,1,K,K,K,J3 = Q0Q1Q2 ,K3 = Q0,&,C,进位,输入输出逻辑关系对应表：,十进制数 Q3 Q2 Q1 Q0 J0 K0 J1 K1 J2 K2 J3 K3,J0=K0=1,K1=Q0,0 0 0 0 0,1 1 0 0 0 0 0 0,1 0 0 0 1,1 1 1 1 0 0 0 1,2 0 0 1 0,1 1 0 0 0 0 0 0,3 0 0 1 1,1 1 0 1 1 1 0 1,4 0 1 0 0,1 1 0 0 0 0 0 0,5 0 1 0 1,1 1 1 1 0 0 0 1,6 0 1 1 0,1 1 0 0 0 0 0 0,7 0 1 1
16、 1,1 1 1 1 1 1 1 1,8 1 0 0 0,1 1 0 0 0 0 0 0,9 1 0 0 1,1 1 0 1 0 0 0 1,0 0 0 0 0,1 1 0 0 0 0 0 0,完成十进制计数，各触发器动作同步进行,工作波形：,Q0,Q1,Q2,Q3,五进制加法计数,输入输出逻辑关系对应表,0 0 0 0,1 1 1 1 0 0 1,1 0 0 1,1 1 1 1 1 0 1,2 0 1 0,1 1 1 1 0 0 1,3 0 1 1,1 1 1 1 1 1 1,4 1 0 0,0 1 1 1 0 0 1,5 0 0 0,实现异步五进制计数,时序逻辑电路的分析方法,分析时序逻辑
17、电路的步骤：,分析图示时序逻辑电路的功能。（设初 始状态Q2 Q1Q0 = 011）,Q2,Q2,Q1,Q1,Q0,Q0,J2,K2,J1,K1,J0,K0,S,S,R,CP,预置,状态转换表,解：输入端驱动方程为：,则状态方程为：,Q0 n+1 = Q2 nQ1 n+1 = Q0 nQ2 n+1 = Q1 n,依状态转换表分析，该电路为一顺序脉冲发生电路。,例1,代入JK触发器特性方程,应用举例,9位数字密码锁电路,带数字显示的七路抢答器,9位数字密码锁电路,本电路的核心部分是一块COMS集成电路CC4017S十进制计数器/09译码器。计数器在时钟上升沿计数，计数结果经译码器译码后在Q0Q9输出。,带数字显示七路抢答器,下图是一种用集成器件组成的抢答器，具有七路输入、数字显示、音响提示等功能，结构简单，性能可靠。,
