1、数字逻辑设计大作业小组成员： 2014.12.10姓名 学号 班号杨昊 1130310125 1303101邓丽辉 1130310124 1303101李明远 1130310126 1303101目 录1. 设计目的及要求1.1 设计目的 11.2 设计要求 12. 工作原理、系统方框图 12.1 工作原理 12.1.1 逻辑设计原理 12.1.2 物理设计原理 13. 各部分选定方案及电路组成、相关器件说明 43.1 元件说明 43.2 待探究组件1、2 44. 调试过程 54.1 如何避免延时问题 54.2 如何实现待探究组件2的输出状态循环变化 75. 设计结论 76. 设计心得与总结
2、87. 参考文献 98. 附录 9附录一总体器件表及相关器件的功能表、管脚分布 9附录二总体设计图 12附录三仿真结果 12附录四小组成员所做工作说明，每个成员对最终方案的贡献 13数字逻辑设计大作业第 1 页一设计目的及要求1.1 设计目的实现十字路口交通管理控制器的设计，即在主、支道路的十字路口分别设置三色灯控制器，红灯亮禁止通行，绿灯亮允许通行，黄灯亮要求压线车辆快速穿越。根据车流状况不同，可调整三色灯点亮或关闭时间。1.2 设计要求(1) 主道路绿、黄、红灯亮的时间分别为60秒、5秒、25秒；次道路绿、黄、红灯亮的时间分别为20秒、5秒、65秒；(2) 主、次道路时间指示采用倒计时制，
3、用2位数码管显示；(3) 主、次道路绿、黄、红灯亮的时间可以预置；(4) 主、次道路绿、黄、红灯亮的时间可以分别调整。二工作原理、系统方框图2.1 工作原理2.1.1 逻辑设计原理为保证交通控制系统能够有效，主、次道路的红绿灯系统应该有以下时间关系： 表a 主、次道路红绿灯时间关系观察表a中的主、次道路红绿灯的时间关系，显然可以设计这样的一个系统。在这个系统中有两套在同一时钟脉冲下且构造一样的子系统。当我们分别给这两套子系统设置合适的黄、绿、红灯亮的时间，即可使两个子系统同步正常的运作。此时会出现这样的合理效果，即一个系统亮绿灯、黄灯时，另一个系统亮绿灯。而要怎样实现这样的子系统呢？又怎样把两
4、个子系统整合起来构成完整的交通控制系统呢？简单的说我们要怎样才能实现交通控制系统的物理设计？2.1.2 物理设计原理下面，我们来解决2.1.1中所提出的“怎样才能实现交通控制系统的物理设计？”的这一问题。为简单起见，我们先来只考虑一个2.1.1中提及的子系统的设计。这里，我们就以2.1.1中的主道路的子系统来考虑问题。下面我们给出了这样的一个子系统的系统方框图。主道路 绿灯60秒 黄灯5秒 红灯25秒次道路 红灯65秒 绿灯20秒 黄灯5秒数字逻辑设计大作业第 2 页CLK子系统的系统方框图1. 待探究组件1、2的功能以上便是上面我们所说的子系统的物理原理图，图中“待探究组件1”和“待探究组件
5、2”结构稍微复杂，姑且暂时不讲其物理设计，留待第三部分再详述其组成和原理。这里我们只要知道这两个待探究组件的功能，即可在不知道待探究组件的构造的情况下，理解整个子系统的工作原理。下面分别是两个待探究组件的功能： 功能待探究组件1 当两个74192可逆计数器的八个输出的或非运算结果为1即八个输出均为0时，使得LDN为0，从而让74192处于置数状态。待探究组件2 每当两个74192可逆计数器的八个输出的或非运算为1即八个输出均为0时，待探究组件2的两个输出状态改变，而这些会改变状态量恰好可以作为4选1多路选择器的控制端输入。因此就实现了这样的一个效果，每当两个74192可逆计数器的八个输出均为0
6、时，多路选择器输出的值就会发生一次改变。这里的待探究组件2的两个输出端的值总按00、01、10的顺序循环变化，从而多路选择器的输出总按a和A、b和B、c和C的顺序循环变化。7448 个位7段数码显示管14444 4 DN74192BONLDN 十位 7 段数码显示管4 724444 4 DN74192BONLDN 74484 7abcABC 44 +待探究组件1待探究组件2 数字逻辑设计大作业第 3 页2.输入规则我们已经清楚了组件1、2的功能了，下面我们来讨论该子系统的输入规则。图中有两组多路选择器,1组和2组。每组多路选择器含四个4选1多路选择器，1组a处包含了四个输入端包括a0、a1、a
7、2、a3，同理1组和二组的b、c、A、B、C处也是如此。举个例子，这里我们可以用a0、a1、a2、a3四位二进制数表示红灯时间的个位数的值，A0、A1、A2、A3四位二进制数表示红灯时间的十位数的值，当控制端状态为00时，向号74192传送的值就为红灯个位数的值，向号74192传送的值就为红灯十位数的值；同理b0、b1、b2、b3四位二进制数表示黄灯时间的个位数的值，B0、B1、B2、B3四位二进制数表示黄灯时间的十位数的值，当控制端状态为01时，向号74192传送的值就为黄灯个位数的值，向号74192传送的值就为黄灯十位数的值；同理c0、c1、c2、c3四位二进制数表示绿灯时间的个位数的值，
8、C0、C1、C2、C3四位二进制数表示绿灯时间的十位数的值，当控制端状态为10时，向号74192传送的值就为绿灯个位数的值，向号74192传送的值就为绿灯十位数的值。3.两个74192可逆计数器之间的关系通过上面的讲解我们知道了，每当两个74192可逆计数器的八个输出的或非运算为1即八个输出均为0时，待探究组件2的两个输出状态改变，而这些会改变状态量恰好可以作为4选1多路选择器的控制端输入。因此就实现了这样的一个效果，每当两个74192可逆计数器的八个输出均为0时，多路选择器输出的值就会发生一次改变。这里的待探究组件2的两个输出端的值总按00、01、10的顺序循环变化，从而多路选择器的输出总按
9、（a0、a1、a2、a3和A0、A1、A2、A3）、（b0、b1、b2、b3和B0、B1、B2、B3）、（c0、c1、c2、c3和C0、C1、C2、C3）的顺序循环变化。而每次变化时，LDN都恰好变为0，从而出现这样的一个效果，系统启动，红灯时间的个位十位分别被读入两个74192，两个可逆计数器开始倒计时；红灯时间为0，黄灯时间的个位十位分别被读入两个74192，两个可逆计数器开始倒计时；黄灯时间为0，绿灯时间的个位十位分别被读入两个74192，两个可逆计数器开始倒计时；绿灯时间为0，红灯时间又被读入。以此循环，现在我们就来了解一下是两个74192可逆计数器是怎么倒计时的。号74192可逆计数
10、器读入时间的个位，然后在时钟信号（时钟信号周期为1秒）的作用下，不断减1直到为0。然后BON借位标志置位，从原理图中我们可知道BON的输出是被作为时钟脉冲输出到号74192的DN的，所以BON一置位号输出状态减1。然后号74192可逆计数器的输出状态又变为9，在时钟信号的作用下以同上的工作原理不断减1，直到两个74192的输出都为0，读入下一个时间，进行倒计时。2.1.2中介绍了一个子系统的工作原理，现在我们只需把两套这样的子系统安装到主、次道路上并把它们连到时钟信号上，并设定合理的时间，即可实现2.1.1中所说的交通控制系统。数字逻辑设计大作业第 4 页三 各部分选定方案及电路组成、相关器件
11、说明一些简单的设计方案见第二部分，这里不做赘述，这里我们只说一下第二部分中所用到元件和第二部分中没有做结构介绍的待探究组件1和待探究组件2。3.1 元件说明（1）4选1多路选择器：双4选1多路选择器74153（见附录一）（2）可逆十进制计数器：十进制可逆计数器 74192（见附录一）（3）七段译码器：共阴极七段译码器7448（见附录一）3.2 待探究组件1,2相关器件说明：（1）D触发器:DFF(见附录一）构造待探究组件1 这部分我们主要实现了置数功能，我们用了一个D触发器将其实现了；我们将借位信号BO连接到D触发器的D输入端，D触发器为上升沿触发，采用主CP信号进行触发，然后D触发器的输出端
12、就能与两个74192的LOAD端相连，就能让LOAD端在CP上升沿时跟着借位信号BO变化，可以大体实现置数功能。然后CLRN端永远置为1，PRN端我们这样设置，用两个74192的输出端的八位二进制或非再与主CP进行或运算；这样就可以实现置数功能；待探究组件2 这部分我们主要实现了选择数的功能，用了两个D触发器，这两个D触发器与8个4选1选择器的输入端B，A分别相连，构造原态和次态，B，A的信号输入分别为00，01，10；D触发器的CP采用BO借位信号的上升沿进行触发；经过原态，次态分析D2等于Q1，Q2的或非，D1等于Q2；D1与选择器的B端相连，D2与选择器的A端相连，就可以实现选择数的功能
13、；数字逻辑设计大作业第 5 页四 调试过程4.1 如何避免延时问题设计中发现，待探究组件1和待探究组件2工作之间存在先后关系，只有待探究组件2工作后，待探究组件1再工作，系统才能正常运作，即只有先完成时间的选择，再让74192处于置数状态，系统才能正常运作。为实现这一目的，我们通过研究待探究组件1的真值表后对探究组件做出了设计。下面是所用到的待探究组件1的真值表：八位二进制的与非 PRNCP 0 CPCP 1 1待探究组件1的真值表用PRN强制将LOAD重新置为1,避免延时。解决问题前的电路图：数字逻辑设计大作业第 6 页解决问题前的波形图：改进后的电路图：数字逻辑设计大作业第 7 页解决问题
14、后的波形图：4.2 如何实现待探究组件2的输出状态循环变化为实现待探究组件2的输出状态循环变化，我们通过对待探究组件2的真值表进行研究，给出了其设计。下面是其真值表：待探究组件2的真值表D2=B=Q1 D1=A=(Q1+Q2)=Q1 Q2五 设计结论经仿真调试，实验要求完全按质按量实现，即实现了以下功能：(1) 主道路绿、黄、红灯亮的时间分别为60秒、5秒、25秒；次道路绿、黄、Q2 Q1 Q2+ Q1+ D2 D10 0 0 1 0 10 1 1 0 1 01 0 0 0 0 0数字逻辑设计大作业第 8 页红灯亮的时间分别为20秒、5秒、65秒；(2) 主、次道路时间指示采用倒计时制，用2位
15、数码管显示；(3) 主、次道路绿、黄、红灯亮的时间可以预置；(4) 主、次道路绿、黄、红灯亮的时间可以分别调整。六设计心得与总结杨昊：这次大作业中，我所做的主要工作有：（1）分析题目内容，明确题目所要求实现的功能，从而确定整体上的设计思路和方向。题目要求信号灯按一定顺序依次点亮，并具有二位数码管显示时间，和预置时间的功能。因此，我设计了以可置数计数器为核心器件，配合多路选择器实现各色交通信号灯依次点亮的功能，并使用七段译码器实现当前持续时间的显示功能。（2）综合小组各个成员的设计模块，进行总体模拟电路的连接，并协助测试整体功能。在完成这次大作业的过程中，我对数字逻辑设计课程又有了更深一层的认识
16、，了解了实际生活中一些逻辑器件的设计原理，并亲身体验了从整体到细节的逻辑设计过程。从整体设计方向的确定到集成芯片和逻辑门、触发器的选择及功能测试，再到细节功能的实现，以及最终整体功能的测试。在设计过程中，每一步都需要我们对所用器件的功能应用有着清楚的认识，还需要小组各个成员协力配合。邓丽辉：在这次设计过程中，我主要负责元件的选取，及元件的测试和它们功能表的确定。通过对元件的选取，增进了我对元件功能和整个设计的理解，增加了对数字逻辑设计的兴趣。这次团队合作圆满成功同时，也增进和提高了我们团队合作开发的意识和能力，总而言之，这样的一次经历既促进了我们对数字逻辑知识的学习，也提高了我们团队合作的能力
17、！李明远：我在这次大作业中主要负责了几个比较关键部位的实现以及后期的功能检测；这几个至关重要的方面分别是数字的选择，在借位标志上升沿进行置数，以及最后的译码输出。我在其间遇到了许多困难，比如数据选择时应该怎么设置进行触发，我们只有四选一，没有三选一的元件；还有就是在置数时出现了一段多余的延时，置数没有在同一周期里立刻结束。但是通过自己的努力，我将他们全部解决了，这也要感谢同伴们与我的协商与给我的灵感。（1）数字的选择：用了两个D触发器，这两个D触发器与8个4选1选择器（4个选择器构成一个数字）的输入端B，A分别相连，8个4选1置实用00,01,11三个选择端，构造原态和次态，D2与选择器的B端
18、相连，D1与选择器的A端相连，就可以实现选择数的功能；（2）进行置数：用了一个D触发器；我们将借位信号BO连接到D触发器的D输入端，采用主CP信号进行触发，然后D触发器的输出端就能与两个74192的LOAD端相连，实现了置数；但是有延时，于是采用输出的八位二进制数的或非与主CP的或巧妙构造PRN，解决了置数的延续问题；（3）译码：译码采用7448译码芯片结合74912可以比较简单的进行实现；我觉得数字逻辑这门课程还是比较实用的，可以解决日常生活中很多问题，我以后会多加练习，让自己更加熟练的掌握这门课程，多在实际生活中去运用它。数字逻辑设计大作业第 9 页七 参考文献1 朱正伟、何宝祥、刘训飞
19、数字电路逻辑设计清华大学出版社 2006年3月第1版2 徐惠民、安德宁数字逻辑设计与VHDL描述机械工业出版社 2002年4月第一版附录一 总体器件表及相关器件的功能表、管脚分布十进制可逆计数器 74192（4个）74192 是同步十进制可逆计数器，它具有双时钟输入，并且具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图a 74192引脚排列 图b 74192逻辑符号两图中，a图的PL 对应 b图LDN，为置数端；a图的CPu、CPd 分别对应b图的UP、DN，分别为加计数端、减计数端；a图的TCu、TCd 分别别对应 b图的BON、CON，分别为非同步进位输出、非同步借位输出；a图的 P
20、0、P1、P2、P3 分别对应 b图的 A、B、C、D，为四个输入端；a图的 Q0、Q1、Q2、Q3 分别对应 b图的 QA、QB、QC、QD，为四个输出端；74192的功能表如下：输入 输出CLR LDN UP DN D C B A QD QC QB QA1 0 0 0 00 0 d c b a d c b a0 1 时钟 1 加计数0 1 1 时钟 减计数(c) 74192功能表双4选1多路选择器74153（8个）74153为双4选1多路选择器，相当于两个4选1多路选择器封装在一起，其引脚图和逻辑符号如下所示：数字逻辑设计大作业第 10 页图a 74153引脚排列 图b 74153逻辑符号
21、其功能表如下所示：第一组输入端 第二组输入端 输出控制段 输出端1C0 1C1 1C2 1C3 2C0 2C1 2C2 2C3 A B 1Y 2Ya b c d e f g h 0 0 a e0 1 b f1 0 c g1 1 d h图a 74153功能表共阴极七段译码器7448（4个）7448是共阴极的七段数字显示译码器，数字显示译码器是驱动显示器的核心部件，它可以将输入代码转换成相应的数字显示代码，并在数码管上显示出来其引脚图和逻辑符号如下所示：图a 7448引脚排列 图b 7448逻辑符号其功能表如下所示：数字逻辑设计大作业第 11 页十进制数或功能 输入 BIN/ROBON 输出LTN
22、 RBIN A B C D a b c d e f g0 1 1 0 0 0 0 1 1 1 1 1 1 1 01 1 0 0 0 1 1 0 1 1 0 0 0 02 1 0 0 1 0 1 1 1 0 1 1 0 13 1 0 0 1 1 1 1 1 1 1 0 0 14 1 0 1 0 0 1 0 1 1 0 0 1 15 1 0 1 0 1 1 1 0 1 1 0 1 16 1 0 1 1 0 1 0 0 1 1 1 1 17 1 0 1 1 1 1 1 1 1 0 0 0 08 1 1 0 0 0 1 1 1 1 1 1 1 19 1 1 0 0 1 1 1 1 1 1 0 1 1 D触发器DFF（4个）DFF D触发器，在时钟信号作用下，输出结果根据D的状态而改变。其逻辑符号如下所示：图a DFF逻辑符号其功能表如下所示：DFF功能表D Q Q+0 0 00 1 01 0 11 1 1数字逻辑设计大作业第 12 页附录二总体设计图附录三 仿真结果数字逻辑设计大作业第 13 页附录四 小组成员所做工作说明，每个成员对最终方案的贡献杨昊：早期工作，确定大体的设计思路，进行电路的连接邓丽辉：中期工作，确定了所使用的芯片种类及数量，并测试这些芯片的功能，并确定功能表李明远：后期工作,完成测试工作，设计实现了数字的选择，在BO上升沿的置数，译码功能
