1、. . . .学习资料一、 选择题1. 求逻辑函数 的最简与或式（ ）YAB()()1ACD2. 函数 F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。AF(A,B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）C F(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）3. 求逻辑函数 的最简与或式CBABACYA. B. C. D. 1YY14. 求逻辑函数 的最简与或式A. B. C. D. BAY1BAACB5. 求逻辑函数 最简与012346891014(,)(,)CDmm或式（ ）()()CBABA6. 函数 的最简与或
2、式（ ）Y()()01CBCD7. 逻辑函数 ，最少需要几个与非门可以实现此逻辑()YABC（ ）(A) 2 (B) 3 (C) 4 (D) 58. 逻辑函数 约束条件 的最简与或式（ ()DACD0BCD）()()ABCB9. 逻辑函数 的标准与或式为（ ）(,)YACB()1,357(0,357)2)16mmCD10. 图中门电路为 74 系列 TTL 门。要求当 VIV IH时，发光二极管 D 导通并发光，且发光二极管导通电流约为 10mA，下列说法正确的是（ ）. . . .学习资料&VIVC CD&VIDR( A )( B )R(A)两个电路都不能正常工作(B)两个电路都能正常工作(
3、C)电路（A）可以正常工作(D)电路（B）可以正常工作11. 74HC00 为 CMOS 与非门采用+5V 电源供电，输入端在下面哪种接法下属于逻辑 0（ ）A输入端接地 B. 输入端接高于 3.6V 电源 C. 输入端悬空 D. 输入端接同类与非门的输出高电平 3.6V12. 下列说法正确的是（ ）(A)组合逻辑电路的输出不仅和该时刻的输入有关，还与电路原来的状态有关(B)常用的组合逻辑电路有编码器、译码器、加法器、比较器、寄存器(C)组合逻辑电路可能发生竞争冒险(D)组合逻辑电路需要用状态方程来描述其逻辑功能13. 用 8 选 1 数据选择器实现函数 ，A2、A1、A0Y=ACD+BCD分
4、别接 A、B、C，下列选项正确的是( ) 4 分(A) D0=52 3 670(B) 1=1(C) 4D D(D) D0=5 2367014. 8 线3 线优先编码器的输入为 I0I7 ，当优先级别最高的 I7有效时，其输出 的值是（ ） 。012YA111 B. 010 C. 000 D. 10115. 十六路数据选择器的地址输入（选择控制）端有（ ）个。A16 B.2 C.4 D.816. 已知 74LS138 译码器的输入三个使能端（E 3=1， E1=E2=0）时，地址码A2A1A0=011，则输出 Y 7 Y 0是( ) 。 A. 11111101 B. 10111111 C. 11
5、110111 D. 11111111. . . .学习资料17. 设计一个全加器，选择哪个方案可以实现（ ）(A)编码器和必要的门电路 (B)数值比较器和必要的门电路(C)二进制译码器和必要的门电路 (D)7 段显示译码器和必要的门电路18. 函数 F=AB+BC，使 F=1 的输入 ABC 组合为( )AABC=000 BABC=010 CABC=101 DABC=11019. 已知某电路的真值表如下，该电路的逻辑表达式为( )。A B. C DCYAABYCBYA B C Y A B C Y0 0 0 0 1 0 0 00 0 1 1 1 0 1 10 1 0 0 1 1 0 10 1 1
6、 1 1 1 1 120. 下列选项中是 8421BCD 码的是( )A. 0101 B. 1010 C. 1100 D. 111121. 逻辑函数 的最简与或式是( )BACAA. 1 B. C. A D. A+B+C22. 欲对全班 40 个学生以二进制代码表示，至少需要二进制码的位数是( )A. 6 B. 5 C. 10 D. 5323. 以下式子中不正确的是（ ）A. B. C. D. A1A1A24. 在数字电路中，稳态时三极管一般工作在( )状态。在图示电路中，若，则三极管 T( ),此时 =( )0iuuoA开关，截止，3.7VB放大，截止，5VC开关，饱和，0.3VD开关，截止
7、，5V25. 数字电路中的工作信号为( )。A. 脉冲信号 B. 随时间连续变化的电信号 C.直流信号 D.模拟信号26. 下列等式不成立的是( )A. AB+AC+BC=AB+BC B. (A+B)(A+C)=A+BC. . . .学习资料C. A+AB=A D. 1BABA27. 最小项 逻辑相邻项是（ ）DCABA.ABCD B. C. D.DCC28. 下列逻辑门类型中，可以用（ ）一种类型门实现另三种基本运算。A与非门 B非门 C或门 D与门 29. n 个变量的最小项是 。A.n 个变量的积项，它包含全部 n 个变量，每个变量可用原变量或非变量。B.n 个变量的和项，它包含全部 n
8、 个变量，每个变量可用原变量或非变量。C.n 个变量的积项，它包含全部 n 个变量，每个变量仅为原变量。D.n 个变量的和项，它包含全部 n 个变量，每个变量仅为非变量。30. 三态门输出高阻状态时，是正确的说法。A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动31. 对于 TTL 与非门闲置输入端的处理，可以。A.接电源 B.通过电阻 3k 接电源 C.接地 D.与有用输入端并联32. CMOS 数字集成电路与 TTL 数字集成电路相比突出的优点是。A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽33. 如果要将一组并行的输入数据转换为串行输出，则应采
9、用哪种电路（ ）A. 计数器 B. 编码器 C. 数据选择器 D. 数据分配器34. 三位二进制编码器输出与输入端的数量分别为（ ） A.3 个、2 个 B.3 个、8 个 C.8 个、3 个 D.2 个、3 个 35. 七段显示译码器，当译码器七个输出端状态是 abcdefg=0110011，高电平有效，输入一定为（ ） A.0011 B.0110 C.0100 D.010136. 译码器驱动输出为低电平，则显示器应该选用（ ） A.共阴极显示器 B.共阳极显示器 C.两者均可 D.不能确定37. 半加器的逻辑功能是（ ） A、两个同位的二进制数相加 B、两个二进制数相加 C、两个同位的二进
10、制数及来自低位的进位三者相加 D、两个二进制数的和的一半38. 全加器的逻辑功能是（ ） A、两个同位的二进制数相加 B、两个二进制数相加 C、两个同位的二进制数及来自低位的进位三者相加 D、不带进位的两个二进制数相加39. 对于两个 4 位二进制数 A（A3A2A1A0）、B（B3B2B1B0），下面说法正确的是（ ） A、如果 A3B3，则 AB B、如果 A3B3，则 AB C、如果 A0B0，则 AB D、如果 A0B0，则 AB40. 实现多输入、单输出逻辑函数，应选（ ） A、编码器 B、译码器 C、数据选择器 D、数据分配器41. 对于触发器和组合逻辑电路，以下（ ）的说法是正确
11、的。. . . .学习资料A、两者都有记忆能力 B、两者都无记忆能力C、只有组合逻辑电路有记忆能力 D、只有触发器有记忆能力42. CP 有效期间，同步 RS 触发器的特性方程是（ ） 。A、 B、 （RS=0） C、 D、nnQRS1 nnQRS1 nnRQS1（RS=0）43. CP 有效期间，同步 D 触发器特性方程是（ ） 。A、 B、 C、 D、n1 nn1 nn1 nn144. 对于 JK 触发器，输入 J=0、K=1，CP 脉冲作用后，触发器的 应为（ ） 。QA、0 B、1 C、可能是 0，也可能是 1 D、与 有关、n45. JK 触发器在 CP 脉冲作用下，若使 ，则输入信
12、号应为（ ） 。nQA、 B、 C、 D、KJKQJ, KJ, 0KJ46. 具有“置 0” “置 1” “保持” “翻转”功能的触发器叫（A） 。A、JK 触发器 B、基本 RS 触发器 C、同步 D 触发器 D、同步 RS 触发器47. 仅具有“保持” “翻转”功能的触发器叫（ ） 。A、JK 触发器 B、RS 触发器 C、D 触发器 D、T 触发器48. 仅具有“翻转”功能的触发器叫（ ） 。A、JK 触发器 B、RS 触发器 C、D 触发器 D、T触发器49. 时序逻辑电路中一定包含（ ）A、触发器 B、编码器 C、移位寄存器 D、译码器50. 时序电路某一时刻的输出状态，与该时刻之前
13、的输入信号（ ）A、有关 B、无关 C、有时有关，有时无关 D、以上都不对51. 用 n 个触发器构成计数器，可得到的最大计数长度为（ ）A、 B、 C、 D、n22nn252. 同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者（ ）A、没有触发器 B、没有统一的时钟脉冲控制 C、没有稳定状态 D、输出只与内部状态有关53. 一位 8421BCD 计数器，至少需要（ ）个触发器。A、3 B、4 C、5 D、10. . . .学习资料54. 经过有限个 CP，可由任意一个无效状态进入有效状态的计数器是（ ）自启动的计数器。A、能 B、不能 C、不一定能 D、以上都不对55. 寄存器在电路组
14、成上的特点是（ ）A、有 CP 输入端，无数码输入端。 B、有 CP 输入端和数码输入端。C、无 CP 输入端，有数码输入端。 D、无 CP 输入端和数码输入端。56. 通常寄存器应具有（ ）功能。A、存数和取数 B、清零和置数 C、A 和 B 都有 D、只有存数、取数和清零，没有置数。57. 表示脉冲电压变化最大值的参数叫（ ） 。A、脉冲幅度 B、脉冲宽度 C、脉冲前沿 D、脉冲后沿58. 表示两个相邻脉冲重复出现的时间间隔的参数叫（ ） 。A、脉冲周期 B、脉冲宽度 C、脉冲前沿 D、脉冲后沿59. 集成 555 定时器的输出状态有（ ）A、0 状态 B、1 状态 C、0 和 1 状态
15、D、高阻态60. 多谐振荡器能产生（ ）A、正弦波 B、矩形波 C、三角波 D、锯齿波61. 用 555 定时器构成的施密特触发器的回差电压 可表示为（ ）TUA、 B、 C、 D、DV21D31V3262. 施密特触发器常用于对脉冲波形的（ ） 。A、计数 B、寄存 C、延时与定时 D、整形与变换63. 图 1 为由或非门构成的基本 SR 锁存器，输入 S、 R 的约束条件是 。A SR=0 B SR=1 C S+R=0 D S+R=1 11 Q& QRG1G1G2G2QQRS图.1 图.264. 图 2 所示为由与非门组成的基本 SR 锁存器，为使锁存器处于“置 1”状态，其 应为 。RS
16、A =00 B =01 C =10 D =11 RS RS RS. . . .学习资料65. 电路如图所示。实现 的电路是 。AQnn1 Q Q1Q1AAAAC P C PC PC PC 1C 1C 1C 11 D1 S1 R1 J1 K1 J1 KQQ QQA B C D66. 电路如图所示。实现 的电路是 。nn1 QQQQC P C P C P C PC 1 C 1 C 1 C 11 T1 S1 R1 D 1 J1 KAQQQ QA B C D67. 电路如图所示。输出端 Q 所得波形的频率为 CP 信号二分频的电路为 。 CPQ1CPCPQCPQ1 1JKJK1A B C D68. 将
17、 D 触发器改造成 T 触发器，如图所示电路中的虚线框内应是 。 C P Q1 DC 1TQA或非门 B与非门 C异或门 D同或门69. 米利型时序逻辑电路的输出是 。A只与输入有关 B只与电路当前状态有关C与输入和电路当前状态均有关D与输入和电路当前状态均无关70. 摩尔型时序逻辑电路的输出是 。A只与输入有关 B只与电路当前状态有关C与输入和电路当前状态均有关D与输入和电路当前状态均无关二、 填空题. . . .学习资料1. 模拟信号的特点是在 幅度 和 时间 上都是 连续 变化的。2. 数字信号的特点是在 幅度和 时间 上都是 不连续 变化的。3. 数字电路主要研究 输出 与 输入 信号
18、之间的对应 逻辑 关系。4. 用二进制数表示文字、符号等信息的过程称为 编码_。5. 27 ， 166 ， 10101 。()10(210)()(28)(2102)6. 42 ， 111100 ， 11010111 。7487(6D7. 最基本的三种逻辑运算是与 、或 、非 。8. 逻辑等式三个规则分别是代入 、 对偶 、 反演 。9. 逻辑函数化简的方法主要有 公式 化简法和卡诺图 化简法。10. 逻辑函数常用的表示方法有真值表 、表达式 和 卡诺图 。11. 任何一个逻辑函数的 真是表 是唯一的，但是它的 表达式 可有不同的形式，逻辑函数的各种表示方法在本质上是一致或相同 的，可以互换。1
19、2. 写出下面逻辑图所表示的逻辑函数 Y= （ 。CBAY)(13. 写出下面逻辑图所表示的逻辑函数 Y= ） 。)(CABY14. 半导体三极管作为开关元件时工作在 饱和 状态和 截至 状态。15. 与门电路和或门电路具有 多 个输入端和 1 个输出端。16. 非门电路是 单 端输入、 单端输出的电路。17. TTL 门电路具有负载能力强 、 抗干扰能力强 和 转换速度快 等优点。18. OC 门是一种特殊的 TTL 与非门，它的特点是输出端可以并联输出，即 。19. 三态门除了高电平、低电平两个状态外，还有第三个状态，这第三个状态常称为高阻态。20. 根据逻辑功能的不同特点，逻辑电路可分为
20、两大类：组合逻辑电路 和 时序逻辑电路 。21. 组合逻辑电路主要是由 与 、 或 和 非 三种基本逻辑门电路构成的。22. 只考虑 加数和被加数 ，而不考虑 低位进位 的运算电路，称为半加器。23. 不仅考虑 加数和被加数 ，而且考虑 低位进位的运算电路，称为全加器。24.译码是编码的逆过程。25. 数据选择器是在选择信号 的作用下，从 多个数据 中选择 某一数据或一. . . .学习资料个数据 作为输出的组合逻辑电路。26. 从奇偶校验角度来说，数码 1011011 是 奇 码，1001011 是 偶 码。27. 触发器具有 2 个稳定状态，在输入信号消失后，它能保持 稳定状态 。28.
21、在基本 RS 触发器暗中，输入端 或 能使触发器处于复位状态，输入端DR或 能使触发器处于置位 状态。DS29. 同步 RS 触发器状态的改变是与 CP 脉冲 信号同步的。30. 在 CP 有效期间，若同步触发器的输入信号发生多次变化时，其输出状态也会相应产生多次变化，这种现象称为 触发器的空翻 。31. 同步 D 触发器的特性方程为 ） 。DQn132. 主从触发器是一种能防止 空翻 现象的触发器。33. 在 CP 脉冲和输入信号作用下，JK 触发器能够具有保持 、 置 0 、 置 1 、和 翻转 的逻辑功能。34. 在 CP 脉冲有效期间，D 触发器的次态方程 = D ，JK 触发器的次态
22、方1n程 = ） 。1nQnQKJ35. 对于 JK 触发器，当 CP 脉冲有效期间，若 J=K=0 时，触发器状态保持 ；若 时，触发器 置 0 或置 1；若 J=K=1 时，触发器状态 翻转 。J36. 对于 JK 触发器，若 J=K，则可完成 触发器的逻辑功能。37. 对于 JK 触发器，若 ，则可完成 触发器的逻辑功能。KJ38. 将 D 触发器的 D 端与 端直接相连时，D 触发器可转换成 T 触发器。Q39. 时序逻辑电路任何时刻的输出信号不仅取决于 当时的输入信号 ，而且还取决于 电路原来的状态 。40. 时序逻辑电路逻辑功能的表示方法有 方程 、 状态转换真值表 、 状态转换图
23、 、和 时序图 四种。41用来记忆和统计输入 CP 脉冲个数的电路，称为计数器 。42. 用以存放二进制代码的电路称为 寄存器 。43. 具有存放数码和使数码逐位右移或左移的电路称为 移存器 。44. 产生 顺序脉冲信号 的电路称为顺序脉冲发生器。45. 脉冲周期 T 表示两个相邻脉冲的 时间间隔 。46. 集成 555 定时器的 TH 端， 端的电平分别大于 和 ，定时器的TRDV321输出状态是 低电平或 0 。47. 集成 555 定时器的 TH 端， 端的电平分别小于 和 ，定时器的输出状态是高电平或 1 。48. 多谐振荡电路没有 稳定状态，电路不停地在两个状态 之间转换，因此又称
24、无稳态触发器 。. . . .学习资料49. 在触发脉冲作用下，单稳态触发器从稳态 转换到 暂稳态 后，依靠自身电容的放电作用，又能回到 稳态 。50. 用 555 定时器构成的施密特触发器的回差电压可表示为 ）THTU。51. 用 555 定时器构成的施密特触发器的电源电压为 15V 时，其回差电压为TU5 V。三、 判断题1. 十进制数 74 转换为 8421BCD 码应当是 。BCD8421)0(2. 二进制只可以用来表示数字，不可以用来表示文字和符号等。3. 十进制转换为二进制的时候，整数部分和小数部分都要采用除 2 取余法。4. 若两个函数相等，则它们的真值表一定相同；反之，若两个函
25、数的真值表完全相同，则这两个函数未必相等。5. 证明两个函数是否相等，只要比较它们的真值表是否相同即可。6. 在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。7. 当决定一件事情的所有条件全部具备时，这件事情才发生，这样的逻辑关系称为非。8. 在全部输入是“0”的情况下，函数 运算的结果是逻辑“0” 。BAY9. 逻辑变量取值的 0 和 1 表示事物相互独立而又联系的两个方面。10. 在变量 A、B 取值相异时，其逻辑函数值为 1，相同时为 0，称为异或运算。11. 逻辑函数的卡诺图中，相邻最小项可以合并。12. 对任意一个最小项，只有一组变量取值使得它的值为 1
26、.13. 任意的两个最小项之积恒为 0。14. 半导体二极管、三极管、MOS 管在数字电路中均可以作为开关元件来使用。15. 与门、或门和非门都具有多个输入端和一个输出端。16. 在与门电路后面加上非门，就构成了与非门电路。17. CMOS 门电路的输入端在使用中不允许悬空。18. 任何时刻，电路的输出状态只取决于该时刻的输入，而与该时刻之前的电路状态无关的逻辑电路，称为组合逻辑电路。19. 组合逻辑电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图五种方法来描述，它们在本质上是相通的，可以互相转换。20. 型竞争冒险也称为 1 型竞争冒险。A21. 型竞争冒险也称为 0 型竞争冒险
27、。. . . .学习资料22. 3 位二进制译码器应有 3 个输入端和 8 个输出端。23. 3 线8 线译码电路是三八进制译码器。24. 十六路数据选择器的地址输入端有四个。25. 能将一个数据，根据需要传送到多个输出端的任何一个输出端的电路，称为数据选择器。26. 触发器有两个稳定状态，一个是现态，一个是次态。27. 触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。28. 同一逻辑功能的触发器，其电路结构一定相同。29. 仅具有反正功能的触发器是 T 触发器。30. 时序逻辑电路的特点是在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态。31.
28、 时序逻辑电路由存储电路和触发器两部分组成。32. 为了记忆电路的状态，时序电路必须包含存储电路，存储电路通常以触发器为基本单元电路组成。33. 计数器能够记忆输入 CP 脉冲的最大数目，叫做这个计数器的长度，也称为计数器的“模” 。34. 同步时序电路和异步时序电路的最主要区别是，前者没有 CP 脉冲，后者有CP 脉冲。35. 同步时序电路和异步时序电路的最主要区别是，前者的所有触发器受同一时钟脉冲控制，后者的各触发器受不同的时钟脉冲控制。36. 时序电路的逻辑功能可用逻辑图、逻辑表达式、状态表、卡诺图、状态图和时序图等方法来描述，它们在本质上是相通的，可以互相转换。37. 当时序逻辑电路进
29、入无效状态后，若能自动返回有效工作状态，该电路能自启动。38. 单稳态触发器只有一个稳定状态。39. 多谐振荡器有两个稳定状态。40. 暂稳态持续的时间是脉冲电路的主要参数，它与电路的阻容元件有关。41. 多谐振荡器是一种自激振荡电路，不需要外加输入信号，就可以自动地产生矩形脉冲。42. 单稳态触发器和施密特触发器不能自动地产生矩形脉冲，但可以把其他形状的信号变换成矩形波。四、 公式化简题1. BAABL2. 3. C4. CBADBDAL5. . . . .学习资料6. ABCDBAL7. BD8. EE9. DCABABL10. C11. 12. BADABL13. C14. F五、 卡诺
30、图化简题1. )15,40,9876,520(),(mDCBAY2. F33. 2，4. F(A,B,C,D)=m(0,4,5,6,8,9,10,13,15)5. (,)(1,3457,014)mFABCD6. 3298627. m.5).(.).(8. BACBAY19. DCD10. mF12,084,11. BA4,396512. mC,. . . .学习资料13. mDCBAF14,09,8643,210,14. d5,7315. m,25,16. dDCBAF 1,4109831017. m 53,7,4,18. d72619. ， 1143DCBAF20. F(A,B,C,D)=m
31、(4,5,6,13,14,15) d(8,9,10,12)21. )5,432,0()9,865,0(),(L2 dm22. Y(A,B,C,D)=m (1,9,12,14) + d (3,4,5,6,7,11,13,15)23. Y(A,B,C,D)= m（2,4,6,7,12,15）+ d(0,1,3,8,9,11)六、 分析题1. 组合电路如图所示，分析该电路的逻辑功能。写出逻辑表达式并化简，画出真值表。2. 分析如图所示的组合逻辑电路的功能。写出逻辑表达式并化简，画出真值表。3. 试分析如图所示的组合电路，要求写出输出逻辑表达式，并判断电路在哪些输入信号状态突变时可能输出险象，为使电路
32、工作可靠，用增加冗余项的方法消除险象，并画出修正后的逻辑电路。. . . .学习资料4. 试分析图示组合逻辑电路，列出真值表，写出输出端的逻辑函数表达式，并化简，说明电路的功能。5. 下图是一个组合逻辑电路，试对其进行分析，要求：写出输出 X、Y 的表达式并化简，列真值表，简述逻辑功能。ABC= 1= 1&XY&6. . . . .学习资料7. 8. . . . .学习资料9. 分析图示电路的逻辑功能，写出驱动方程、状态方程，列出功能表，画出状态转换图。10. 分析图示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。 1& 11 1&ABCSC O11. 已知
33、逻辑电路如图所示，试分析其逻辑功能。要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。. . . .学习资料ABC& &FP1P2P3P412. 电路如图所示，图中均为 2 线4 线译码器。（1）欲分别使译码器处于工作状态，对应的 C、 D 应输入何种状态（填表 P3.12-1） ；（2）试分析当译码器工作时，请对应 A、 B 的状态写出 的状态（填表130YP3.12-2） ；（3）说明图 P3.14 的逻辑功能。表 P3.14-1 表 P3.14-2C、 D 应输入的状态处于工作状态的译码器 C DA B 10Y12Y13 0 0 0 1 1 0 1 1 13Y21023Y12
34、03Y23043Y2140Y0Y1Y2Y3Y0Y1Y2Y3Y0Y1Y2Y3Y0Y1Y2Y3A0A1S A0A1SA0A1S A0A1SY0Y1Y2Y3A0A1SBA C D13. 写出如图所示电路的逻辑函数，并化简为最简与-或表达式。. . . .学习资料7 4 H C 1 3 8100&BAC A0A1A2E1E2E3Y0Y1Y2Y3Y4Y5Y6Y7L14已知用 8 选 1 数据选择器 74LS151 构成的逻辑电路如图所示，请写出输出L 的逻辑函数表达式，并将它化成最简与-或表达式。 7 4 L S 1 5 1A0A1A2D0D1D2D3D4D5D6D7EYYABC01F15. 下图所示是
35、用二个 4 选 1 数据选择器组成的逻辑电路，试写出输出 Z 与输入 M、 N、 P、 Q 之间的逻辑函数式。 A 0A 1YQE4 选 1 M U XD 3D 2D 1D 0P0A 0A 1YE4 选 1 M U XD 3D 2D 1D 01MNZ 116. 分析图示电路，要求：（1）写出 JK 触发器的状态方程；（2）用 X、 Y、 Qn作变量，写出 P 和 Qn+1的函数表达式；（3）列出真值表，说明电路完成何种逻辑功能。. . . .学习资料Q1 J1 KC 1XY= 1= 1 1&PC P17. 试分析如图同步时序逻辑电路，并写出分析过程。 F F21 JC 11 K&F F11 J
36、C 11 KF F01 JC 11 KQ0Q1Q2C P18. 同步时序电路如图所示。（1）试分析图中虚线框电路，画出 Q0、 Q1、 Q2波形，并说明虚线框内电路的逻辑功能。（2）若把电路中的 Y 输出和置零端 连接在一起，试说明当 X0X1X2为 110 时，DR整个电路的逻辑功能。 = 1DR= 1= 1 1YX0X1X2Q0F F01 JC 11 KRQ1F F11 JC 11 KRQ2F F21 JC 11 KR&C P19. 如图所示为由计数器和数据选择器构成的序列信号发生器，74161 为四位二进制计数器，74LS151 为 8 选 1 数据选择器。请问：74161 接成了几进制
37、的计数器？. . . .学习资料7 4 L S 1 5 10A2A1A0ED0D1D2D3D4D5D6D7YL1111RDL7 4 1 6 1Q 0 Q 1 Q 2 Q 3D0D1D2D3E PE TC OL DC PRD0000C P&20. 试分析如图所示电路的逻辑功能。图中 74LS160 为十进制同步加法计数器，其功能如表所示。 1 1&C P1C7 4 L S 1 6 0 （ 1 ）Q0Q1Q2Q3D0D1D2D3E PE TC OL DC PRD7 4 L S 1 6 0 （ 2 ）Q0Q1Q2Q3D0D1D2D3E PE TC OL DC PRDCP DRLEP ET 工作状态
38、0 置 零 1 0 预置数 1 1 0 1 保 持 1 1 0 保持（但 CO=0） 1 1 1 1 计 数21. 试分析如图所示时序电路的逻辑功能。 T0 Q0 Q0 A CP 1T C T Q1 Q1 1T C & F0 F1 Y & G1 G2 22. 试分析如图所示时序电路的逻辑功能。. . . .学习资料CP X 1J C1 K 1J C1 K =1 Q1 “1” Q2 Y & Q2 Q1 F1 F2 23. 分析下图所示的同步时序电路。 & CP 1D Q0 Z1 F0 Z0 Z2 F2 F1 Q2 Q1 Q0 Q2 Q1 1D 1D C1 C1 C1 24. . . . .学习资
39、料25. 26. 七、 设计题1. 试用与非门设计一组合逻辑电路，其输入为 3 位二进制数，当输入中有奇数个 1 时输出为 1，否则输出为 0。2. 4 位无符号二进制数 A（ A3A2A1A0） ，请设计一个组合逻辑电路实现：当0 A8 或 12 A15 时， F 输出 1，否则， F 输出 0。3. 约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅。表决的规则是如果约翰和简妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑电路实现上述表决电路。4. 试设计一个全减器组合逻辑电路。全减器是可以计算
40、三个数 X、 Y、 BI 的差，即 D=X-Y-CI。当 X Y+BI 时，借位输出 BO 置位。5. 设计组合逻辑电路，将 4 位无符号二进制数转换成格雷码。6. 请用最少器件设计一个健身房照明灯的控制电路，该健身房有东门、南门、西门，在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能：（1）某一门开关接通，灯即亮，开关断，灯暗；（2）当某一门开关接通，灯亮，接着接通另一门开关，则灯暗；（3）当三个门开关都接通时，灯亮。. . . .学习资料7. 设计一个能被 2 或 3 整除的逻辑电路，其中被除数 A、 B、 C、 D 是 8421BCD编码。规定能整除时，输出 L
41、 为高电平，否则，输出 L 为低电平。要求用最少的与非门实现。 （设 0 能被任何数整除）8. 如图所示为一工业用水容器示意图，图中虚线表示水位， A、 B、 C 电极被水浸没时会有高电平信号输出，试用与非门构成的电路来实现下述控制作用：水面在 A、 B 间，为正常状态，亮绿灯 G；水面在 B、 C 间或在 A 以上为异常状态，点亮黄灯 Y；面在 C 以下为危险状态，点亮红灯 R。要求写出设计过程。 ABC9. 用一个 8 线-3 线优先编码器 74HC148 和一个 3 线-8 线译码器 74HC138 实现3 位格雷码3 位二进制的转换。10. 用二个 4 选 1 数据选择器实现函数 L，
42、允许使用反相器。 BCEDFAECBDAECBL 11. 一个组合逻辑电路有两个控制信号 C1和 C2，要求： （1） C2C1=00 时， F（2） C2C1=01 时，（3） C2C1=10 时， BA（4） C2C1=11 时， 试设计符合上述要求的逻辑电路（器件不限）12. 试用 4 选 1 数据选择器 74LS153（1/2）和最少量的与非门实现逻辑函数 。DBAF13. 用 8 选 1 数据选择器 74LS151 设计一个组合电路。该电路有 3 个输入A、 B、 C 和一个工作模式控制变量 M，当 M=0 时，电路实现“意见一致”功能（ A， B， C 状态一致时输出为 1，否则输
43、出为 0） ，而 M=1 时，电路实现“多数表决”功能，即输出与 A， B， C 中多数的状态一致。14. 已知 8 选 1 数据选择器 74LS151 芯片的选择输入端 A2的引脚折断，无法输入信号，但芯片内部功能完好。试问如何利用它来实现函数 F(A,B,C) m(1,2,4,7)。要求写出实现过程，画出逻辑图。15. 用三片四位数值比较器 74LS85 实现两个 12 位二进制数比较。16. 用一片 4 位数值比较器 74HC85 和适量的门电路实现两个 5 位数值的比较。17. 试用四片一位全加器实现 8 位数据奇偶校验器。18. 试设计一个 4 输入、4 输出逻辑电路。当控制信号 C
44、=0 时，输出状态与输入状态相反；C=1 时，输出状态与输入状态相同。可采用各种逻辑门电路来实现。19. 试用 2 输入与非门设计一个 3 数入的组合逻辑电路。当输入的二进制码小于 3 时输出为 0，否则输出为 1. . . .学习资料20. 试设计一个 4 位奇偶校验器，即当 4 位数中有奇数个 1 时输出为 0，否则输出为 1.可采用各种逻辑功能门电路来实现。21. 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意：有三人或三人以上同意，或者有两人同意，但其中一人是教练。试用 2 输入与非门设计电路。22. 设计一个序列检测器，用来检测二进制序列。每当
45、连续收到 3 个 1（或 3个以上 1）时，该检测器输出为 1，否则为 0。23. 设计一个二进制数码串行加法器。24. 用 T 触发器作存储元件，设计一个两位二进制减 1 计数器。电路工作状态受输入信号 x 的控制。当 x=0 时，电路状态不变；当 x=1 时，在时钟脉冲作用下进行减 1 计数。计数器有一个输出 z，当产生借位时 z=1，否则 z=0。25. 用 D 触发器设计一个 8421 BCD 码同步十进制加计数器。26. 设计一个串行数据检测器。电路的输入信号 X 是与时钟脉冲同步的串行数据，其时序关系如下图所示。输出信号为 Z；要求电路在 X 信号输入出现 110序列时，输出信号 Z 为 1，否则为 0。27. 用 D 触发器设计状态变化满足下状态图的时序逻辑电路 0/ 0/ b c g d f 0/ 0/ 0/ 0/ 1/ 1/ 1/ 1/0 1/0 1/0 0/ e a 1/ 28. 用上升沿 D 触发器和门电路设计一个带使能 EN 的上升沿
