1、3.1.4 分立元件门电路,1、二极管与门,Y=AB,2、二极管或门,Y=A+B,3、三极管非门,uA0V时，三极管截止，iB0，iC0，输出电压uYVCC5V,uA5V时，三极管导通。基极电流为：,iBIBS，三极管工作在饱和状态。输出电压uYUCES0.3V。,三极管临界饱和时的基极电流为：,3.2.1 TTL集成门电路,1、TTL与(非)门,输入信号不全为1：如uA=0.3V， uB=3.6V,1V,则uB1=0.3+0.7=1V，T2、T5截止，T3、T4导通,忽略iB3，输出端的电位为：,输出Y为高电平。,uY50.70.73.6V,输入信号全为1：如uA=uB=3.6V,2.1V,
2、则uB1=2.1V，T2、T5导通，T3、T4截止,输出端的电位为：,uY=UCES0.3V,输出Y为低电平。,功能表,真值表,逻辑表达式,输入有低，输出为高；输入全高，输出为低。,2、TTL非门、或非门、与或非门、与门、或门及异或门,A=0时，T2、T5截止，T3、T4导通，Y=1。,A=1时，T2、T5导通，T3、T4截止，Y=0。,TTL非门,1、TTL反相器的传输特性,2. 输入端外接电阻特性,（1）Rp在0.69k以下的情况 （2） Rp在2k以上的情况,3. TTL非门电路的输入特性,（1）ViH3.4V时，T1倒置 （2） ViL0.2V时，输入电流近似为基极电流ViL0V时，为
3、输入短路电流ViL=-0.7V，D1导通,4. TTL非门电路的输出特性,（1）低电平输出特性：灌电流状态,（2）高电平输出特性：拉电流状态,3、TTL集电极开路(OC)门及TSL门,问题的提出：,为解决一般TTL与非门不能将输出端并联使用(线与)而设计的。,A、B不全为1时，uB1=1V，T2、T3截止，Y=1。,接入外接电阻R后：,A、B全为1时，uB1=2.1V，T2、T3饱和导通，Y=0。,OC门,符号,！,应用时输出端要接一上拉负载电阻RL,1. OC门可以实现“线与”功能,F=F1F2F3,RL,F=F1F2F3?,F=F1F2F3?,所以：F=F1F2F3,2. 负载电阻RL和电
4、源 UCC可以根据情况选择,外接电阻R的取值范围为：,如RL用继电器线圈（J）替代，可以实现对其它电路的控制。,2. 负载电阻RL和电源 UCC可以根据情况选择,2、三态逻辑（TSL)门,E0时，二极管D导通，T1基极和T2基极均被钳制在低电平，因而T2T5均截止，输出端开路，电路处于高阻状态。,结论：电路的输出有高阻态、高电平和低电平3种状态。,3.2.6 TTL门电路的技术参数,电源电压范围；2、电压传输特性,测试电路,UOL,(0.3V),传输特性曲线,UOL,(0.3V),阈值UT=1.4V,理想的传输特性,输出高电平,输出低电平,1）. 输出高电平UOH、输出低电平UOL,UOH2.
5、4V UOL 0.4V 便认为合格。,典型值UOH=3.4V UOL 0.3V 。,2）. 阈值电压UT,uiUT时，认为ui是低电平。,uiUT时，认为ui是高电平。,UT=1.4V,3.2.6 TTL门电路的技术参数,3. 传输延迟时间,tpd1,tpd2,平均传输时间,4. 噪声容限,5. 输入电流,5. 输出电流,6. 扇入扇出系数,(2). 扇出系数,与门电路输出驱动同类门的个数,前级输出为 高电平时,例如：,前级,前级输出为 低电平时,输出低电平时，流入前级的电流（灌电流）：,输出高电平时，前级流出的电流（拉电流）：,一般与非门的扇出系数为10。,由于IOL、IOH的限制，每个门电
6、路输出端所带门电路的个数，称为扇出系数。,3.4 CMOS集成门电路,1、CMOS非门,（1）uA0V时，TN截止，TP导通。输出电压uYVDD10V。 （2）uA10V时，TN导通，TP截止。输出电压uY0V。,3.4.2、CMOS与非门、或非门、与门、或门、与或非门和异或门,CMOS与非门,A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。,只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。,CMOS或非门,只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部
7、截止，TN1、TN2中有一个或全部导通，输出Y为低电平。,只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。,3、CMOS OD门、TSL门及传输门,CMOS OD门,CMOS TSL门,CMOS 传输门,C0、 ，即C端为低电平（0V）、 端为高电平（VDD）时， TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。 C1、 ，即C端为高电平（VDD）、 端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uoui。,4、CMOS数字电路的特点及使用时的注意事项,（1）CMOS电路的工作速度比TT
8、L电路的低。 （2）CMOS带负载的能力比TTL电路强。 （3）CMOS电路的电源电压允许范围较大，约在318V，抗干扰能力比TTL电路强。 （4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个W，中规模集成电路的功耗也不会超过100W。 （5）CMOS集成电路的集成度比TTL电路高。 （6）CMOS电路适合于特殊环境下工作。 （7）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。,CMOS数字电路的特点,使用集成电路时的注意事项,（1）对于各种集成电路，使用时一定要在推荐
9、的工作条件范围内，否则将导致性能下降或损坏器件。,（2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。,（3）TTL电路和CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。,利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门、OC门、OD门和传输门。随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进，CMOS电路的工作速度已有了大幅度的提高。,本章小结,作业,3.1 3.7 3.8 3.9 3.12,
