第3章-逻辑门电路.doc

1、13 逻辑门电路3.1 MOS 逻辑门电路3.1.2 求下列情况下 TTL 逻辑门的扇出数：（1）74LS 门驱动同类门；（2）74LS 门驱动74ALS 系列 TTL 门。解：首先分别求出拉电流工作时的扇出数 NOH 和灌电流工作时的扇出数 NOL，两者中的最小值即为扇出数。从附录 A 可查得 74LS 系列电流参数的数值为IOH=0.4mA，I OL=8mA，I IH=0.02mA,IIL=0.4mA；74ALS 系列输入电流参数的数值为IIH=0.02mA，I IL=0.1mA，其实省略了表示电流流向的符号。（1） 根据（3.1.4）和式（3.1.5）计算扇出数74LS 系列驱动同类门时

2、，输出为高电平的扇出数0.42OHImAN输出为低电平的扇出数 80.OLI所以，74LS 系列驱动同类门时的扇出数 NO 为 20。（2） 同理可计算出 74LS 系列驱动 74ALS 系列时，有0.42HImA8.1OLIN所以，74LS 系列驱动 74ALS 系列时的扇出数 NO 为 20。3.1.4 已知图题 3.1.4 所示各 MOSFET 管的 =2V，忽略电阻上的压降，试确定其工作TV状态（导通或截止） 。解：图题 3.1.4（a）和（c ）的 N 沟道增强型 MOS，图题 3.1.4（b）和（d）为 P 沟道增强型 MOS。N 沟道增强型 MOS 管得开启电压 VT 为正。当

3、V T 时，MOS 管处于截止状GS态；当 V T，且 （ VT）时，MOS 管处于饱和导通状态。GSDSvGS对于图题 3.1.4（a） ， =5V， =5V，可以判断该 MOS 管处于饱和导通状态。对于图题23.1.4（c） ， =0VV T，所以 MOS 管处于截止状态。GSP 沟道增强型 MOS 管得开启电压 VT 为负。当 V T 时， MOS 管处于截止状态；当GSV T，且 （ VT）时，MOS 管处于饱和导通状态。对于图题 3.1.4（b） ，GSDSvGS=0V2V ，该 MOS 管处于截止状态。对于图题 3.1.4（d） ， =-5V， =5V ，GSSV可以判断该 MOS

4、 管处于饱和导通状态。3.1.5 为什么说 74HC 系列 CMOS 与非门在5V 电源工作时，输入端在以下四种接法下都属于逻辑 0：（1）输入端接地；（2）输入端低于 1.5V 的电源；（3）输入端同类与非门的输出低电压 0.1V；（4）输入端接 10k 的电阻到地。解：对于 74HC 系列 CMOS 门电路来说，输出和输入低电平的标准电压值为： VOL=0.1V，VIL=1.5V。因此，有：（1） =0V IL=1.5V，属于逻辑 0。Iv（2） 1.5V=V IL，属于逻辑 0。I（3） =0.1VV IL=1.5V，属于逻辑 0。Iv（4） 由于 CMOS 管得栅极电流非常小，通常小于

5、 1uA，在 10k 电阻上产生的压降小于 10mV 即 0.01V VIL=1.5V，故亦属于逻辑 0。Iv3.1.6 试分析图题 3.1.6 所示的电路，写出其逻辑表达式，说明它是说明逻辑电路？解：该电路由两部分组成，如图题 3.1.6 所示，细线左边为一级与非门，虚线右边组成与或非门，其中 T1N 和 T2N 并联实现与功能，两者再与 T3N 串联实现或功能。 与非门的输出。XAB与或非门的输出 L 为()()XABAB3该电路实现同或功能。3.1.7 求图题 3.1.7 所示电路的输出逻辑表达式。解：图题 3.1.7 所示电路中， 实现与功能，即 ，1234,LABCLD4123L而

6、，所以输出逻辑表达式为 。4LE E3.1.8 用三个漏极开路与非门 74HC03 和一个 TTL 与非门 74LS00 实现图题 3.1.7 所示的电路，已知 CMOS 管截止时的漏电流 IOZ=5uA, 试计算 RP(min)和 RP(max)。解：第一级的两个与非门和一个非门用漏极开路与非门 74HC03 组成，第二级的与非门用TTL 与非门 74LS00 实现。从附录 A 查得 74HC 系列的参数为：V OL(max)=0.33V,IOL(max)=4 ，V OH(min)=3.84V；74LSmA系列的参数为：I IL(max)=0.4mA，I IH(max)=0.02mA。因为三

7、个漏极开路门的公共上拉电阻 RP 的下端 74LS00 的一个输入端，即：在灌电流情况下，求出 RP的最小值：4(max)(min)(a)50.3)1.4DOLpItolVVRkI A在拉电流情况下，求出 RP 的最大值(min)(max)() (53.8)3.10.2DOHpZtoalItoal kI m3.1.9 .图题.3.1.9 表示三态门作总线传输的示意图，图中 n 个三态门的输出接数据传输总线，D 1、D 2、 为数据输入端，CS 1、CS 2、 为片选信号输入端。试问：n iCS（1）CS 信号如何进行控制，以便数据 D1、D 2、 通过该总线进行正常传输；（2）nCS 信号能否

8、有两个或两个以上同时有效？如果 CS 出现两个或两个以上有效，可能发生什么情况？（3）如果 CS 信号均无效，总线处在什么状态？ 解：（1）根据图题 3.1.9 可知，片选信号 CS1、CS 2、 为高电平有效，当 =1 时，iCSiCS第 个三态门被选中，其输入数据被送到数据传输总线上。根据数据传输的速度，分时地i给 CS1、 CS2、 、 端以正脉冲信号，使其相应的三态门的输出数据能分时地到达总线iCS上。（2）CS 信号不能有两个或两个以上同时有效，否则两个不同的信号将在总线上发生冲突。即总线不能同时既为 0 又为 1。（3）如果所有 CS 信号均无效，总线处于高阻状态。3.1.10 某

9、厂生产的双互补对及反相器（4007）引出端如图题 3.1.10 所示，试分别连接：（1）三个反相器；（2）三输入端或非门；（3）三输入端与非门；（4）或与非门；（5）传输门（一个非门控制两个传输门分时传送） 。()LCAB5解：（1）三个反相器将图题 3.1.10 所示电路按下列方式连接，可以得到三个反相器。 8、13 相连，6 端为输入，8 端为输出，14 端接 VDD，7 端接地； 1、5 相连，3 端为输入，5 端为输出，2 端接 VDD，4 端接地； 10 端为输入，12 端为输出，11 端接 VDD，9 端接地。（2）三输入端或非门电路图如图题解 3.1.10（a）所示。（3） 三输

10、入端与非门电路图如图题解 3.1.10（b）所示。6（4） 或与非门电路图如图题解 3.1.10（c）所示。（5） 传输门电路图如图题解 3.1.10（d）所示，由 6 端输入的信号控制 TG1、TG 2、分时传送数据。6端接低电平时，TG 1、导通， 2 端得数据传送到 12 端；6 端接高电平时，TG 2 导通，4 端得数据传送到 12 端。3.1.11 试分析图题 3.1.11 所示某 CMOS 器件的电路，写出其逻辑表达式，说明它是什么逻辑电路。解：电路由两个输入反相器、一个输出反相器、一个传输门 T1、T 2 、和 T3 构成的电路组成。传输门由 B 和 控制，当 B=0 时传输门导

11、通，当 B=1 时传输门截止。T 1、T 2、和 T3构成电路的工作状态由 控制，当 =1 时 T1、T 3 均截止，T 1、T 2、和 T3 构成的电路不工B作；当 =0 时 T1、T 3 均导通，T 1、T 2 和 T3 构成的电路工作，并且起反相作用，其输出等7于 A。综上所述，当 B=0 时，T 1、T 2 、和 T3 构成的电路不工作，传输门导通，输出 L=A；当B=1 时 T1、T 2、和 T3 构成的电路工作，传输门截止，输出 。列出真值表如表题解LA3.1.11 所示。其逻辑表达式 ，故电路为异或门电路。LAB3.1.12 试分析图题 3.1.12 所示的 CMOS 电路，说明

12、它们的逻辑功能。解：对于图题 3.1.12（a）所示的 CMOS 电路，当 0 时，T P2 和 TN2 均导通，T P1 和ENTN2 构成的的反相器正常工作， ；当 1 时，T P2 和 TN2 均截止，无论 A 为高电LAEN平还是低电平，输出端均为高阻状态，其真值表如表题解 3.1.12 所示，该电路是低电平使能三态非门，其表示符号如图题解 3.1.12（a）所示。图题 3.1.12（b）所示的 CMOS 电路， 0 时，T P2 导通，或非门打开，T P1 和 TN1 构成的反相器正常工作，L=A；当 1 时，T P2 截止，或非门输出低电平，使 TN1 截止，输EN出端处于高阻状态

13、，该电路是低电平使能三态缓冲器，其标示符号如图题解 3.1.12（b）所示。同理可以分析图题 3.1.12（c）和图题 3.1.12（d）所示的 CMOS 电路，它们分别为高电平8使能三态缓冲器和低电平使能三态非门，其标示符号分别如图题解 3.1.12（c）和图题解3.1.12（d）所示。3.1.13 试分析图题 3.1.13 所示传输门的电路，写出其逻辑表达式，说明它是说明逻辑电路。解：对于图题 3.1.13 所示的电路，输入信号 A 作为传输门的控制信号，输入信号 B 通过传输门与输出 L 相连。当 A=0 时，传输门 TG1 导通，TG 2 断开，L=B ；当 A=1 时，传输门TG1

14、断开，TG 2 导通， ；其真值表如表题解 3.1.13 所示，该电路实现异或功能，B。AB3.1.14 由 CMOS 传输门构成的电路如图题 3.1.14 所示，试列出其真值表，说明该电路的逻辑功能。解：当 CS=1 时，4 个传输门均为断开状态，输出处于高阻状态。当 CS=0 时，4 个传输门的工作状态由 A 和 B 决定，A=B=0 时，TG 1 和 TG2 导通，TG 3 和 TG4 截止，L= 1。依此分析电路可以列出真值表如表题解 3.1.14 所示，根据真值表可得 。该电路实现三LAB态输出的 2 输入的或非功能。93.2 TTL 逻辑门电路3.2.2 为什么说 TTL 与非门的

15、输入端在以下四种接法下，都属于逻辑 1：（1）输入端悬空；（2）输入端接高于 2V 的电源；（ 3）输入端接同类与非门的输出高电压 3.6V；（4）输入端接 10k 电阻到地。解：对于 TTL 门电路来说，输出和输入高电平的标准电压值为：V OH=2.7V，V IH=2V。（1） 对于图题解 3.2.2 所示的与非门电路，当输入端悬空时，T 1 的发射极电流 iE1=0，集电极结正偏。V CC 通过 Rb1 和 T1 的继电结向 T2、T 3 提供基极电流，使 T2、T 3 饱和导通，输出为低电平。可见输入端悬空等效于逻辑 1。（2） 2V=V IH，属于逻辑 1。Iv（3） =3.6VV I

16、H，属于逻辑 1。I（4） 对于图题解 3.2.2 所示的与非门电路，考虑 A 端接 10k 电阻接地，B 端悬空时，则电源电压 VCC=5V 分配到 Rb1（4k）电阻、T 1 的发射结（ 0.7）和 10k 电阻上，显然， ，故此时输入端亦属于逻辑 1。10(2)kIH3.2.3 设有一 74LS04 反相器驱动两个 74ALS04 反相器和 4 个 74LS04 反相器。 （1）问驱动门是否超载？（2）若超载，试提出一改进方案；若未超载，问还可增加几个 74LS04 门？解：（1）根据题意，74LS04 为驱动门，同时它又是负载门，负载门中还有 74ALS04.从附录 A 种查出 74L

17、S04 和 74ALS04 的参数如下（不考虑符号） 。74LS04：I OL(max)=8mA， IOH(max)=0.4mA， IIL(max)=0.4mA， IIH(max)= 0.02mA。74ALS04：I IL(max)=0.1mA， IIH(max)=0.02mA。104 个 74LS04 的输入电流为： 4 IIL(max)=40.4mA=1.6mA， 4 IIH(max)=40.02mA=0.08mA。2 个 74ALS04 的输入电流为：2 I IL(max)=20.1mA=0.2mA，2 I IH(max)=20.02mA=0.04mA。 拉电流负载情况下如图题解 3.2

18、.3（a）所示，74LS04 总的拉电流为两部分，即4 个 74LS04 的高电平输入电流最大值 4 IIH(max)=40.02mA=0.08mA；2 个74ALS04 的高电平输入电流最大值 2 IIH(max)=20.02mA=0.04mA。两部分拉电流之和为 0.08mA+0.04mA=0.12mA。而 74LS04 能提供 0.4mA 的拉电流，并不超载。 灌电流负载情况如图题解 3.2.3（b）所示，驱动门的总灌电流为1.6mA+0.2mA=1.8mA。而 74LS04 能提供 8mA 的灌电流，也未超载。(2) 从上面分析计算可知，74LS04 所驱动的两类负载无论是灌电流还是拉

19、电流均未超载，仍有一定的负载裕量。在拉电流负载情况下电流裕量为 0.4mA0.12mA=0.28mA，可增加 74LS00 负载为0.28mA/0.02mA=14。在灌电流负载情况下电流裕量为 8mA1.8mA=6.2mA,可增加 74LS04 负载数为6.2mA/0.4mA15。综合考虑，除了 2 个 74ALS04 反相器和 4 个 74LS04 反相器负载外，再增加负载74LS04 数目不能超过 14 个。3.2.4 图题 3.2.4 所示为集电极开路门 74LS03 驱动 5 个 CMOS 逻辑门。已知 OC 门输出管截止时的漏电流 IOZ=0.2mA；负载门的参数为：V IH(min

20、)=4V，V IL(max)=1V, IIL=IIH=1uA。试计算上拉电阻的值。11解：从附录 A 查得 74LS03 的参数为：V OH(min)=2.7V，V OL(max)=0.5V，I OL(max)=8mA。根据式（3.1.6）和式（3.1.7）可以计算出上拉电阻的值。灌电流情况如图题解 3.2.4（a）所示，74LS03 输出为低电平，I IL(total)=5IIL=50.001mA=0.005mA，有 (max)(min)(ax) (50.).568DOLPItolR kmA拉电流情况如图题解 3.2.4（b）所示，74LS03 输出为高电平，I IH(total)=5IIH

21、=50.001mA=0.005mA，由于 VOH(min) VIH(min)，为了保证负载门的输入高电平，取 VOH(min)=4V，有 (min)(max)() (54).90.2DOHPZtoalItoalVR kI mA12综上所述，R P 的取值范围为 0.564.9k。3.5 逻辑描述中的几个问题3.5.1 试对图题 3.5.1 所示电路的逻辑门进行变换，使其可以用单一的或非门实现。解：将图题 3.5.1 所示的电路第二级的与门用其等效符号代替，得到图题解 3.5.1（a）所示的电路。然后将第二级输入的小圆圈移至第一级的输出端，得到图题解 3.5.1（b） ，该电路可以用或非门 74HCT02 实现。另外，也可以将电路的逻辑表达式进行变换得()()LABCDABABCD直接用或非门实现上述表达式，得到如图题解 3.5.1（b）所示的逻辑电路。3.5.2 电路如图题 3.5.2 所示，试用与非门实现。解：将图题 3.5.2 所示电路第二级的或门用其等效符号代替，得到图题解 3.5.2（a）所示电路。然后将第二级输入端的小圆圈移至第一级的输出端，得到图题解 3.5.2（b）所示电路，该电路可以用一片包含四个 2 输入与非门的 74HCT00 的一片包含三个 3 输入与非门的 74HCT10 实现。