1、1,3 逻辑门电路,3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实际问题,2,1 . 逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。,2. 逻辑门电路的分类,二极管门电路,三极管门电路,TTL门电路,MOS门电路,PMOS门,CMOS门,分立门电路,NMOS门,3.1.1 数字集成电路简介,3.1 MOS逻辑门,3,1.CMOS集成电路:速度赶上TTL，功耗和抗干扰优于TTL。 广泛应用于超大规模、甚大规模集成电路,4000系列,74HC 74HCT,74VHC 74VHCT,速度慢 与TTL不兼容 抗干扰 功耗低,74L
2、VC 74VAUC,速度加快 与TTL兼容 负载能力强 抗干扰 功耗低,速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低,低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低,74系列,74LS系列,74AS系列,74ALS,2.TTL 集成电路:广泛应用于中、大规模集成电路,3.1.1 数字集成电路简介,发展方向：体积小、功耗低、电池耗电小,4,3.1.2 逻辑门电路的一般特性（查阅器件数据手册）,1.输入和输出的高、低电平,输出高电平的下限值VOH(min),输入低电平的上限值 VIL(max),输入高电平的下限值 VIL(min),输出低电平的上限值VOH(ma
3、x),5,VNH 输入高电平的噪声容限,VNL 输入低电平噪声容限,2. 噪声容限,VNH =VOH(min)VIH(min),VNL =VIL(max)VOL(max),在保证输出电平不变的条件下，输入电压允许波动的范围。它表示门电路的抗干扰能力。,6,3.传输延迟时间,传输延迟时间是表征门 电路开关速度的参数。,CMOS电路传输延迟时间,7,4. 功耗,静态功耗：当电路的输出没有状态转换时的功耗。 动态功耗：当电路的输出有状态转换时的功耗。,5. 延时功耗积,是速度功耗综合性的指标.延时功耗积，用符号DP表示,扇入数：取决于逻辑门的输入端的个数。,6. 扇入与扇出数,对于TTL门电路来说，
4、静态功耗是主要的。 CMOS电路的静态功耗非常低，CMOS门电路有动态功耗,8,扇出数：是指其正常工作情况下，所能带同类门电路的最大数目。,（a)带拉电流负载,当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。,高电平扇出数:,9,(b)带灌电流负载,当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。,10,CMOS和TTL逻辑门电路的主要性能参数见P504,11,3.1.3 MOS开关及其等效电路,：MOS管工作在可变电阻区， VGS足够大时输
5、出低电平,: MOS管截止， 输出高电平,当I VT,当I VT,MOS管相当于由VGS控制的无触点开关,12,3.1.4 CMOS 反相器,1.工作原理,VTN = 2 V,VTP = - 2 V,逻辑图,逻辑表达式,13,P沟道MOS管输出特性曲线坐标变换,输入高电平时的工作情况,输入低电平时的工作情况,作图分析：,14,2. 电压传输特性和电流传输特性,电压传输特性,15,3.CMOS反相器的工作速度,由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：10 ns。,带电容负载,16,与非门,1.CMOS 与非门,(a)电路结构,(b)工作原理,VTN = 2 V,
6、VTP = - 2 V,3.1.5 CMOS 逻辑门,17,或非门,2.CMOS 或非门,VTN = 2 V,VTP = - 2 V,18,3. 异或门电路,=AB,19,4.输入、输出保护电路和缓冲电路,采用缓冲电路能统一参数，使不同内部逻辑集成门电路具有相同的输入和输出特性。使电路性能得到改善。,20,1.CMOS漏极开路门,（1）CMOS漏极开路门的提出,输出连接在一起，在一定情况下会产生低阻通路，产生的大电流有可能导致器件损毁，且无法确定输出是高电平还是低电平。,3.1.6 CMOS漏极开路（OD）门和三态输出门电路,0,1,21,（2）漏极开路门的结构与逻辑符号,(c)可以实现线与功
7、能;,电路,(b)与非逻辑不变,漏极开路门输出连接,(a)工作时必须外接电源和上拉电阻,22,(2) 上拉电阻对OD门动态性能的影响,Rp值的大小影响OD门的开关速度。但输出电流不能超过允许的最大值IOL(max） 。,电路带电容负载,23,最不利的情况： 只有一个 OD门导通，,为保证低电平输出OD门的输出电流不能超过允许的最大值 IOL(max)且VO=VOL(max） ，Rp不能太小。,当VO=VOL,IIL（total),24,当VO=VOH,为使高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max) ：,25,2.三态(TSL)输出门电路,1,0,0,1,
8、1,截止,导通,1,0,0,截止,导通,0,1,0,截止,截止,X,1,三态输出门电路主要用于总线传输,0,1,26,三态门主要作为TTL电路与总线间的接口电路,用途：,EN1、EN2、EN3轮流接通高电平，将不同数据（A、B、C）分时送至总线。,27,3.1.7 CMOS传输门(双向模拟开关),1. CMOS传输门电路,电路,逻辑符号,28,2、CMOS传输门电路的工作原理,设TP:|VTP|=2V， TN:VTN=2V,5V,+5V,5V到+5V,GSN VTN, TN截止,GSP=5V (-5V到+5V)=(10到0)V,开关断开，不能转送信号,GSN= -5V (5V到+5V)=(0到
9、-10)V,GSP0, TP截止,I的变化范围为5V到+5V。,29,+5V,5V,GSP= 5V (3V+5V) =2V 10V,GSN=5V (5V+3V)=(102)V,b、I=3V5V,GSNVTN, TN导通,a、I=5V3V,TN导通，TP导通,C、I=3V3V,30,CMOS器件的功耗低、扇出数大、噪声容限大,3.1.8 CMOS逻辑门电路的技术参数,CMOS门电路各系列的性能比较,31,3.2.1 BJT的开关特性,iB0，iC0，vOVCEVCC，c、e极之间近似于开路。,vI=0V时:,iB0，iC0，vOVCE0.2V，c、e极之间近似于短路。,vI=5V时:,3.2 T
10、TL逻辑门电路,1 BJT的开关作用,32,从截止到导通 开通时间ton(=td+tr),从导通到截止 关闭时间toff(= ts+tf),BJT饱和与截止两种状态的相 互转换需要一定的时间才能完成。,2 BJT的开关时间用,33,输出级 T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。,中间级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号；,输入级,中间级,输出级,3.2.3 TTL反相器的基本电路,1. 电路组成,输入级T1和电阻Rb1组成。用于提高电路的开关速度,34,2. TTL反相器的工作原理,（
11、1）当输入为低电平（I = 0.2 V）,T1 饱和,T2 、 T3截止，T4 、D导通,35,（2）当输入为高电平（I = 3.6 V）,T2、T3饱和导通,T1:倒置的放大状态。,T4和D截止。,使输出为低电平. vO=vC3=VCES3=0.2V,36,逻辑真值表,37,（3 ）采用输入级以提高工作速度 （4）采用推拉式输出级以提高开关速度和带负载能力,38,1. TTL与非门电路,多发射极BJT,3.2.4 TTL逻辑门电路,39,TTL与非门电路的工作原理,任一输入端为低电平时:,TTL与非门各级工作状态,当全部输入端为高电平时：,输出低电平,输出高电平,40,2. TTL或非门,若
12、A、B中有一个为高电平:,若A、B均为低电平:,T2A和T2B均将截止， T3截止。 T4和D饱和， 输出为高电平。,T2A或T2B将饱和， T3饱和，T4截止， 输出为低电平。,逻辑表达式,41,vOH,vOL,输出为低电平的逻辑门输出级的损坏,3.2.5 集电极开路门和三态门电路,1.集电极开路门电路,42,a） 集电极开路与非门电路,b） 使用时的外电路连接,c） 逻辑功能,OC门输出端连接实现线与,43,2. 三态与非门(TSL ),当EN= 3.6V时,三态与非门真值表,44,当EN= 0.2V时,45,符号,功能表,三态与非门,46,符号,功能表,三态与非门,47,三态门主要作为T
13、TL电路与总线间的接口电路,用途：,CS1、CS2、CS3轮流接通高电平，将不同数据（A、B、C）分时送至总线。,48,采用BJT管作CMOS电路的输出级 特点:功耗低、速度快、驱动力强,3.2.6 BiCMOS门电路,49,为了进一步改善TTL门电路的传输速度，采用肖特基势垒二极管钳位的方法。 肖特基势垒二极管是一种利用金属和半导体相接触在交界面形成势垒的二极管。它有如下的特点： （1）单向导电性 （2）其导通阈值电压较低0.40.5V （3）其导电结构是多数载流子，电荷存储效应小,50,正负逻辑的规定,正逻辑,负逻辑,3.5 逻辑描述中的几个问题,正逻辑体制:将高电平用逻辑1表示，低电平用
14、逻辑0表示。,负逻辑体制:将高电平用逻辑0表示，低电平用逻辑1表示。,51,3.5.2 基本逻辑门电路的等效符号及其应用,1、 基本逻辑门电路的等效符号,与非门及其等效符号,系统输入信号中，有的是高电平有效，有的是低电平有效。,低电平有效，输入端加小圆圈；高电平有效，输入端不加 小圆圈。,52,或非门及其等效符号,53,54,逻辑门等效符号的应用,利用逻辑门等效符号，可实现对逻辑电路进行变换， 以简化电路，能减少实现电路的门的种类。,55,控制电路,逻辑门等效符号强调低电平有效,56,如RE、AL都要求高电平有效，EN高电平有效,57,1 驱动器件的输出电压必须处在负载器件所要求的输入电压范围
15、，包括高、低电压值（属于电压兼容性的问题）。,在数字电路中，若将TTL和CMOS两种器件混合使用，由于器件的电压和电流参数各不相同，因而在器件连接时，要满足驱动器件和负载器件以下两个条件：,2 驱动器件必须对负载器件提供足够大的拉电流和灌电流（属于门电路的扇出数问题）。,3.6.1 各种门电路之间的接口问题,58,负载器件所要求的输入电压,VOH(min) VIH(min),VOL(max) VIL(max),59,灌电流,IIL,IOL,拉电流,IIH,IOH,对负载器件提供足够大的拉电流和灌电流,60,驱动电路必须能为负载电路提供足够的驱动电流,驱动电路 负载电路,1）VOH(min) V
16、IH(min),2）VOL(max) VIL(max),驱动电路必须能为负载电路提供合乎相应标准的高、低电平,61,1. CMOS门驱动TTL门,VOH（min)=4.9V VOL(max) =0.1V,TTL门（74系列）： VIH(min) = 2V VIL(max )= 0.8V,IOH（max)=-0.51mA,IIH（max)=20A,VOH(min) VIH(min),VOL(max) VIL(max),带拉电流负载,输出、输入电压,不需另加接口电路，按电流计算扇出数即可,CMOS门(4000系列）：,IOL（max)=0.51mA,IIL（max)=-0.4mA,62,2. TT
17、L门驱动CMOS门(如74HC ）,式2、3、4、都能满足，但式1 VOH(min) VIH(min)不满足,（ IO ：TTL输出级T3截止管的漏电流）,63,3.低电压CMOS电路及接口,74LVC系列可以与HCT系列CMOS或TTL系列直接接口。,用74LVC系列驱动HC系列CMOS门时，高电平参数不满足式(3.6.3)，可以用上拉电阻、OD门或采用专门的逻辑电平转换器。,2.5V或1.8V供电电源的CMOS逻辑器件与其它系列的逻辑电路接口时，需要专用的逻辑电平转换电路，,64,1. 用门电路直接驱动显示器件,3.6.2 门电路带负载时的接口电路,门电路的输入为低电平，输出为高电平时，L
18、ED发光,当输入信号为高电平，输出为低电平时,LED发光,65,2. 机电性负载接口,机电控制,而机电系统所需的工作电压和工作电流比较大。必须扩大驱动电路的输出电流以提高带负载能力。,如果负载所需的电流不特别大，可以将两个反相器并联作为驱动电路，并联后总的最大负载电流略小于单个门最大负载电流的两倍。,如果负载所需的电流比较大，则需要在数字电路的输出端与负载之间接入一个功率驱动器件。,66,多余输入端处理（ TTL与非门）,此外，对公共电源采用去耦合滤波器；芯片采用电容滤波；接地、安装工艺；CMOS器件在使用和储藏中防护措施。,67,（1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否
19、则将导致性能下降或损坏器件。 （2）集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。 （3）TTL电路和CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。,68,教学基本要求： 1. 了解半导体器件的开关特性。 2. 理解基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。 3. 掌握三态门、OD门（OC门）的逻辑符号和应用 4. 掌握逻辑门的主要参数及在应用中的接口问题。,
