1、TMS320F28335, TMS320F28334, TMS320F28332TMS320F28235, TMS320F28234, TMS320F28232ZHCS889M JUNE 2007REVISED AUGUST 2012 2简简介介TMS320F28335，TMS320F28334，TMS320F28332，TMS320F28235，TMS320F28234和TMS320F28232器件，是TMS320C28x/ Delfino DSP/MCU系列产品成员，它们是针对要求严格的控制应用的高度集成、高性能解决方案。在本文档中，器件分别被缩写为F28335，F28334，F28332
2、，F28235，F28234，和F28232。表2-1和表2-2为每一个器件提供了特性概要。表表2-1. F2833x硬硬件件特特性性特特性性：类类型型(1) F28335 (150MHz) F28334 (150MHz) F28332 (100MHz)指令周期- 6.67ns 6.67ns 10ns浮点单元-支持支持支持3.3V片载闪存（16位字）- 256K 128K 64K单周期访问RAM (SARAM)（16位字）- 34K 34K 26K一次性可编程(OTP) ROM - 1K 1K 1K（16位字）针对片载闪存/ SARAM/OTP块的代码安全-支持支持支持引导ROM (8K X
3、16) -支持支持支持16/32位外部接口（XINTF）1支持支持支持6通道直接内存存取(DMA) 0支持支持支持PWM输出0 ePWM1/2/3/4/5/6 ePWM1/2/3/4/5/6 ePWM1/2/3/4/5/6ePWM1A/2A/3A/4A/5A/HRPWM通道0 ePWM1A/2A/3A/4A/5A/6A ePWM1A/2A/3A/4A6A32位CAPTURE输入或者辅助PWM输出0 eCAP1/2/3/4/5/6 eCAP1/2/3/4 eCAP1/2/3/432位正交编码器脉冲(QEP)通道（四个输0 eQEP1/2 eQEP1/2 eQEP1/2入/通道）安全装置定时器-支
4、持支持支持通道的数量16 16 1612位模数转换器MSPS 2 12.5 12.5 12.5(ADC)转换时间80ns 80ns 80ns32位CPU定时器- 3 3 3多通道缓冲串行端口(McBSP)/ SPI 1 2(A/B) 2(A/B) 1(A)串行外设接口(SPI) 0 1 1 1串行通信接口(SCI) 0 3(A/B/C) 3(A/B/C) 2(A/B)增强型控制器局域网络(eCAN) 0 2(A/B) 2(A/B) 2(A/B)内部集成电路(I2C) 0 1 1 1通用I/O引脚（共享） 88 88 88外部中断- 8 8 8176引脚PGF封装-支持支持支持176引脚PTP封
5、装-支持支持支持封装179焊球ZHH -支持支持支持179焊球ZJZ -支持支持支持A：-40C至85C - (PGF, ZHH, ZJZ) (PGF, ZHH, ZJZ) (PGF, ZHH, ZJZ)S：-40C至125C - (PTP, ZJZ) (PTP, ZJZ) (PTP, ZJZ)温度选项Q：-40C至125C (PTP, ZJZ) (PTP, ZJZ) (PTP, ZJZ)（Q100标准）产品状态(2) - TMS TMS TMS(1)一个类型变化代表一个外设模块中的主要功能特性差异。在一个外设类型内，器件之间会有细微差异，而这些差异不会影响模块的基本功能性。这些特定器件差异显
6、示在TMS320x28xx，28xxx DSP外设参考手册（文献编号SPNU566）列表中和外设参考指南中。(2)器件级说明，请见节5.1，器件和开发支持工具命名规则。12简介版权 20072012, Texas Instruments Incorporated8887868584838281807978777675747372717069686766656463626160595857565554535251504948474645133134135136137138139140141142143144145146147148149150151152153154155156157158159
7、1601611621631641651661671681691701711721731741751761 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44132 131 130 129 128 127 126 125 124 123 122 121 120 119 118 117 116 115 114 113 112 111110 109 108 107 106 105 104 103 102 101
8、100 99 98 97 96 95 94 93 92 91 90 89GPIO48/ECAP5/XD31TCKEMU1EMU0VDD3VFLVSSTEST2TEST1XRSTMSTRSTTDOTDIGPIO33/SCLA/EPWMSYNCO/ADCSOCBOGPIO32/SDAA/EPWMSYNCI/ADCSOCAOGPIO27/ECAP4/EQEP2S/MFSXBGPIO26/ECAP3/EQEP2I/MCLKXBVDDIOVSSGPIO25/ECAP2/EQEP2B/MDRBGPIO24/ECAP1/EQEP2A/MDXBGPIO23/EQEP1I/MFSXA/SCIRXDBGPIO22
9、/EQEP1S/MCLKXA/SCITXDBGPIO21/EQEP1B/MDRA/CANRXBGPIO20/EQEP1A/MDXA/CANTXBGPIO19/ /SCIRXDB/CANTXASPISTEAGPIO18/SPICLKA/SCITXDB/CANRXAVDDVSSVDD2A18VSS2AGNDADCRESEXTADCREFPADCREFMADCREFINADCINB7ADCINB6ADCINB5ADCINB4ADCINB3ADCINB2ADCINB1ADCINB0VDDAIOGPIO75/XD4 GPIO74/XD5 GPIO73/XD6 GPIO72/XD7 GPIO71/XD8
10、GPIO70/XD9 VDDVSS GPIO69/XD10 GPIO68/XD11GPIO67/XD12 VDDIOVSS GPIO66/XD13 VSS VDDGPIO65/XD14 GPIO64/XD15 GPIO63/SCITXDC/XD16 GPIO62/SCIRXDC/XD17 GPIO61/MFSRB/XD18 GPIO60/MCLKRB/XD19 GPIO59/MFSRA/XD20 VDDVSS VDDIOVSS XCLKIN X1 VSS X2 VDDGPIO58/MCLKRA/XD21 GPIO57/XD22SPISTEAGPIO56/SPICLKA/XD23 GPIO55/
11、SPISOMIA/XD24 GPIO54/SPISIMOA/XD25 GPIO53/EQEP1I/XD26 GPIO52/EQEP1S/XD27 VDDIOVSS GPIO51/EQEP1B/XD28 GPIO50/EQEP1A/XD29 GPIO49/ECAP6/XD30GPIO30/CANRXA/XA18 GPIO29/SCITXDA/XA19VSS VDDGPIO0/EPWM1AGPIO1/EPWM1B/ECAP6/MFSRBGPIO2/EPWM2AVSSVDDIOGPIO3/EPWM2B/ECAP5/MCLKRBGPIO4/EPWM3AGPIO5/EPWM3B/MFSRA/ECAP1G
12、PIO6/EPWM4A/EPWMSYNCI/EPWMSYNCOVSS VDDGPIO7/EPWM4B/MCLKRA/ECAP2GPIO8/EPWM5A/CANTXB/ADCSOCAOGPIO9/EPWM5B/SCITXDB/ECAP3GPIO10/EPWM6A/CANRXB/ADCSOCBOGPIO11/EPWM6B/SCIRXDB/ECAP4 GPIO12/CANTXB/MDXB/TZ1VSS VDDGPIO13/CANRXB/MDRBTZ2GPIO14/XHOLD/TZ3SCITXDBMCLKXBGPIO15/XHOLDATZ4/SCIRXDB/MFSXBGPIO16/SPISIMOA/C
13、ANTXB/TZ5GPIO17/SPISOMIA/CANRXB/TZ6 VDDVSSVDD1A18VSS1AGNDVSSA2VDDA2ADCINA7 ADCINA6 ADCINA5 ADCINA4 ADCINA3 ADCINA2 ADCINA1 ADCINA0 ADCLO VSSAIOGPIO76/XD3GPIO77/XD2GPIO78/XD1GPIO79/XD0GPIO38/XWE0XCLKOUTVDDVSSGPIO28/SCIRXDA/XZCS6GPIO34/ECAP1/XREADYVDDIOVSSGPIO36/SCIRXDA/XZCS0VDDVSSGPIO35/SCITXDA/XR/WX
14、RDGPIO37/ECAP2/XZCS7GPIO40/XA0/XWE1GPIO41/XA1GPIO42/XA2VDDVSSGPIO43/XA3GPIO44/XA4GPIO45/XA5VDDIOVSSGPIO46/XA6GPIO47/XA7GPIO80/XA8GPIO81/XA9GPIO82/XA10VSSVDDGPIO83/XA11GPIO84/XA12VDDIOVSSGPIO85/XA13GPIO86/XA14GPIO87/XA15GPIO39/XA16GPIO31/CANTXA/XA17GPIO28/SCIRXDA/XZCS6TMS320F28335, TMS320F28334, TMS3
15、20F28332TMS320F28235, TMS320F28234, TMS320F28232ZHCS889M JUNE 2007REVISED AUGUST 2012 2.1引引脚脚分分配配176引脚PGF/PTP薄型四方扁平封装(LQFP)引脚分配显示在图2-1中。179焊球ZHH球状引脚栅格阵列(BGA)端子分配将显示在图2-2至图2-5。176焊球ZJZ塑料球状引脚栅格阵列(PBGA)端子分配将显示在图2-6至图2-9。表2-3说明了每个引脚的功能。图图2-1. F2833x，F2823x 176引引脚脚PGF/PTP薄薄型型四四方方扁扁平平封封装装(LQFP)（顶顶视视图图）注注P
16、TP封装底部的PowerPAD没有连接至芯片的接地(GND)。适当的PowerPAD封装散热管理需要PCB（印刷电路板）的相关支持。需要在PowerPAD封装主体正下方的PCB表面上安装内层散热焊盘。内层散热焊盘的的大小应尽量大以散发要求的热量。请注意在下方具有外露散热垫的PowerPAD封装必须被焊盘焊接至PCB。请参阅PowerPAD耐热增强型封装应用报告（文献编号SLMA002）了解更多关于PowerPAD封装使用的信息。14简介版权 20072012, Texas Instruments IncorporatedTMS320F28335, TMS320F28334, TMS320F28
17、332TMS320F28235, TMS320F28234, TMS320F ZHCS889M JUNE 2007REVISED AUGUST 20122.2信信号号说说明明表2-3对这些信号进行了说明。GPIO功能（用粗斜体显示）在复位时为缺省值。它们下面列出的外设信号是供替代的功能。有些外设功能并不在所有器件上提供。详细信息请见表2-1和表2-2。输入不是5V耐压。所有能够产生XINTF输出功能的引脚有8mA（典型）的驱动强度。即使引脚没有配置XINTF功能，也有此驱动能力。所有其他引脚有一个4mA驱动力的驱动典型值(除另有注明外)。所有GPIO引脚为I/O/Z且有一个内部上拉电阻器，此内
18、部上拉电阻器可在每个引脚上有选择性的启用/禁用。这一特性只适用于GPIO引脚。GPIO0-GPIO11引脚上的上拉电阻器在复位时并不启用。GPIO12-GPIO87引脚上的上拉电阻器复位时被启用。表表2-3.信信号号说说明明引引脚脚编编号号PGF，名名称称说说明明(1)ZHH ZJZPTP BALL # BALL #PIN #JTAG使用内部下拉电阻进行JTAG测试复位。当被驱动为高电平时，TRST使扫描系统获得器件运行的控制权。如果这个信号未连接或者被驱动至低电平，此器件在功能模式下运转，并且测试复位信号被忽略。TRST 78 M10 L11注释：TRST是一个高电平有效测试引脚并且必须在正
19、常器件运行期间一直保持低电平。在这个引脚上需要一个外部下拉电阻器。这个电阻器的值应该基于适用于这个设计的调试器推进源代码的驱动强度。通常一个2.2k电阻器可提供足够的保护。由于这是应用专用的，建议针对调试器和应用正确运行对每个目标板进行验证。(I，)TCK 87 N12 M14带有内部上拉电阻(I，)的JTAG测试时钟带有内部上拉电阻器的JTAG测试模式选择(TMS)。这个串行控制输入在TCK上升沿上的TMS 79 P10 M12TAP控制器中计时。(I，)带有内部上拉电阻的JTAG测试数据输入(TDI)。TDI在TCK的上升沿上所选择的寄存TDI 76 M9 N12器（指令或者数据）内计时。
20、(I, )JTAG扫描输出，测试数据输出(TDO)。所选寄存器（指令或者数据）的内容被从TCK下TDO 77 K9 N13降沿上的TDO移出。（O/Z 8mA驱动）仿真器引脚0。当TRST被驱动至高电平时，这个引脚被用作一个到（或者来自）仿真器系统的中断并且在JTAG扫面过程中被定义为输入/输出。这个引脚也被用于将器件置于边界扫面模式中。在EMU0引脚处于逻辑高电平状态并且EMU1引脚处于逻辑低电平状态EMU0 85 L11 N7时，TRST引脚的上升沿将把器件锁存在边界扫面模式。（I/O/Z，8mA驱动强度）请请注注意意：建议在这个引脚上连接一个外部上拉电阻器。这个电阻器的值应该基于适用于这
21、个设计的调试器推进源代码的驱动强度。通常一个2.2k至4.7k的电阻器已可以满足要求。由于这是应用专用的，建议针对调试器和应用正确运行对每个目标板进行验证。仿真器引脚1。当TRST被驱动至高电平时，这个引脚被用作一个到（或者来自）仿真器系统的中断并且在JTAG扫面过程中被定义为输入/输出。这个引脚也被用于将器件置于边界扫面模式中。在EMU0引脚处于逻辑高电平状态并且EMU1引脚处于逻辑低电平状态EMU1 86 P12 P8时，TRST引脚的上升沿将把器件锁存在边界扫面模式。（I/O/Z，8mA驱动强度）请请注注意意：建议在这个引脚上连接一个外部上拉电阻器。这个电阻器的值应该基于适用于这个设计的
22、调试器推进源代码的驱动强度。通常一个2.2k至4.7k的电阻器已可以满足要求。由于这是应用专用的，建议针对调试器和应用正确运行对每个目标板进行验证。闪闪存存VDD3VFL 84 M11 L9 3.3V闪存内核电源引脚。这个引脚应该一直被连接至3.3V。TEST1 81 K10 M7测试引脚。为TI预留。必须被保持为未连接。(I/O)TEST2 82 P11 L7测试引脚。为TI预留。必须被保持为未连接。(I/O)时时钟钟取自SYSCLKOUT的输出时钟。XCLKOUT或者与SYSCLKOUT的频率一样、或者为其一半，或为其四分之一。这是由位18：16 (XTIMCLK)和在XINTCNF2寄存
23、器中的位2XCLKOUT 138 C11 A10 (CLKMODE)控制的。复位时，XCLKOUT=SYSCLKOUT/4。通过将XINTCNF2CLKOFF设定为1，XCLKOUT信号可被关闭。与其它GPIO引脚不同，复位时，不将XCLKOUT引脚置于一个高阻抗状态。（O/Z，8mA驱动）外部振荡器输入。这个引脚被用于从一个外部3.3V振荡器馈入一个时钟。在这种情况XCLKIN 105 J14 G13下，X1引脚必须连接到GND。如果使用到了晶振/谐振器（或1.9V外部振荡器被用来把时钟馈入X1引脚），此引脚必须连接到GND。(I)(1) I =输入，O =输出，Z =高阻抗，OD =开漏，
24、 =上拉， =下拉版权 20072012, Texas Instruments Incorporated简介23TMS320F28335, TMS320F28334, TMS320F28332TMS320F28235, TMS320F28234, TMS320F28232ZHCS889M JUNE 2007REVISED AUGUST 2012 表表2-3.信信号号说说明明(continued)引引脚脚编编号号PGF，名名称称说说明明(1)ZHH ZJZPTP BALL # BALL #PIN #内部/外部振荡器输入。为了使用这个振荡器，一个石英晶振或者一个陶瓷电容器必须被连接在X1和X2上。
25、X1引脚以1.9V内核数字电源为基准。一个1.9V外部振荡器也可被连接X1 104 J13 G14至X1引脚。在这种情况下，XCLKIN引脚必须接地。如果一个3.3V外部振荡器与XCLKIN引脚一起使用的话，X1必须接至GND。(I)内部振荡器输出。可将一个石英晶振或者一个陶瓷电容器连接在X1和X2。如果X2未使X2 102 J11 H14用，它必须保持在未连接状态。(O)复复位位器件复位（输入）和安全装置复位（输出）。器件复位。XRS导致器件终止执行。PC将指向包含在位置0x3FFFC0中的地址。当XRS被置为高电平时，在PC指向的位置开始执行。当一个安全装置复位发生时，这个引脚被XRS 8
26、0 L10 M13 DSC驱动至低电平。安全装置复位期间，在512个OSCCLK周期的安全装置复位持续时间内，XRS引脚被驱动为低电平。(I/OD，)这个引脚的输出缓冲器是一个有内部上拉电阻的开漏器件。建议由一个开漏器件驱动这个引脚。ADC信信号号ADCINA7 35 K4 K1 ADC组A，通道7输入(I)ADCINA6 36 J5 K2 ADC组A，通道6输入(I)ADCINA5 37 L1 L1 ADC组A，通道5输入(I)ADCINA4 38 L2 L2 ADC组A，通道4输入(I)ADCINA3 39 L3 L3 ADC组A，通道3输入(I)ADCINA2 40 M1 M1 ADC组
27、A，通道2输入(I)ADCINA1 41 N1 M2 ADC组A，通道1输入(I)ADCINA0 42 M3 M3 ADC组A，通道0输入(I)ADCINB7 53 K5 N6 ADC组B，通道7输入(I)ADCINB6 52 P4 M6 ADC组B，通道6输入(I)ADCINB5 51 N4 N5 ADC组B，通道5输入(I)ADCINB4 50 M4 M5 ADC组B，通道4输入(I)ADCINB3 49 L4 N4 ADC组B，通道3输入(I)ADCINB2 48 P3 M4 ADC组B，通道2输入(I)ADCINB1 47 N3 N3 ADC组B，通道1输入(I)ADCINB0 46
28、P2 P3 ADC组B，通道0输入(I)ADCLO 43 M2 N2低基准（连接至模拟接地）(I)ADCRESEXT 57 M5 P6 ADC外部电流偏置电阻器。将一个22k电阻器接至模拟接地。ADCREFIN 54 L5 P7外部基准输入(I)24简介版权 20072012, Texas Instruments IncorporatedTMS320F28335, TMS320F28334, TMS320F28332TMS320F28235, TMS320F28234, TMS320F ZHCS889M JUNE 2007REVISED AUGUST 2012表表2-3.信信号号说说明明(co
29、ntinued)引引脚脚编编号号PGF，名名称称说说明明(1)ZHH ZJZPTP BALL # BALL #PIN #内部基准正输出。要求将一个低等效串联电阻(ESR)（低于1.5）的2.2F陶瓷旁通电容ADCREFP 56 P5 P5器接至模拟接地。注注释释：使用ADC时钟速率从系统使用的电容器数据表中提取ESR技术规范。内部基准中输出。要求将一个低等效串联电阻(ESR)（低于1.5）的2.2F陶瓷旁通电容ADCREFM 55 N5 P4器接至模拟接地。注注释释：使用ADC时钟速率从系统使用的电容器数据表中提取ESR技术规范。CPU和和I/O电电源源引引脚脚VDDA2 34 K2 K4 A
30、DC模拟电源引脚VSSA2 33 K3 P1 ADC模拟接地引脚VDDAIO 45 N2 L5 ADC模拟I/O电源引脚VSSAIO 44 P1 N1 ADC模拟I/O接地引脚VDD1A18 31 J4 K3 ADC模拟电源引脚VSS1AGND 32 K1 L4 ADC模拟接地引脚VDD2A18 59 M6 L6 ADC模拟电源引脚VSS2AGND 58 K6 P2 ADC模拟接地引脚VDD 4 B1 D4VDD 15 B5 D5VDD 23 B11 D8VDD 29 C8 D9VDD 61 D13 E11VDD 101 E9 F4VDD 109 F3 F11 CPU和逻辑数字电源引脚VDD
31、117 F13 H4VDD 126 H1 J4VDD 139 H12 J11VDD 146 J2 K11VDD 154 K14 L8VDD 167 N6VDDIO 9 A4 A13VDDIO 71 B10 B1VDDIO 93 E7 D7VDDIO 107 E12 D11VDDIO 121 F5 E4数字I/O电源引脚VDDIO 143 L8 G4VDDIO 159 H11 G11VDDIO 170 N14 L10VDDIO N14版权 20072012, Texas Instruments Incorporated简介25TMS320F28335, TMS320F28334, TMS320F
32、28332TMS320F28235, TMS320F28234, TMS320F28232ZHCS889M JUNE 2007REVISED AUGUST 2012 表表2-3.信信号号说说明明(continued)引引脚脚编编号号PGF，名名称称说说明明(1)ZHH ZJZPTP BALL # BALL #PIN #VSS 3 A5 A1VSS 8 A10 A2VSS 14 A11 A14VSS 22 B4 B14VSS 30 C3 F6VSS 60 C7 F7VSS 70 C9 F8VSS 83 D1 F9VSS 92 D6 G6VSS 103 D14 G7VSS 106 E8 G8VSS
33、 108 E14 G9VSS 118 F4 H6数字接地引脚VSS 120 F12 H7VSS 125 G1 H8VSS 140 H10 H9VSS 144 H13 J6VSS 147 J3 J7VSS 155 J10 J8VSS 160 J12 J9VSS 166 M12 P13VSS 171 N10 P14VSS N11VSS P6VSS P8GPIO和和外外设设信信号号通用输入/输出0 (I/O/Z)GPIO0增强型PWM1输出A和HRPWM通道(O)EPWM1A 5 C1 D1-GPIO1通用输入/输出1 (I/O/Z)EPWM1B增强PWM1输出B (O)6 D3 D2ECAP6增强
34、型捕捉6输入/输出（I / O）MFSRB McBSP-B接收帧同步（I / O）通用输入/输出2 (I/O/Z)GPIO2增强型PWM2输出A和HRPWM通道(O)EPWM2A 7 D2 D3-GPIO3通用输入/输出3 (I/O/Z)EPWM2B增强PWM2输出B (O)10 E4 E1ECAP5增强型捕捉5输入/输出（I / O）MCLKRB McBSP-B接收帧同步（I / O）GPIO4通用输入/输出4 (I/O/Z)EPWM3A增强型PWM3输出A和HRPWM通道(O)11 E2 E2- - -GPIO5通用输入/输出5 (I/O/Z)EPWM3B增强PWM3输出B (O)12 E
35、3 E3MFSRA McBSP-B接收帧同步（I / O）ECAP1增强型捕捉输入/输出1（I / O）26简介版权 20072012, Texas Instruments IncorporatedTMS320F28335, TMS320F28334, TMS320F28332TMS320F28235, TMS320F28234, TMS320F ZHCS889M JUNE 2007REVISED AUGUST 2012表表2-3.信信号号说说明明(continued)引引脚脚编编号号PGF，名名称称说说明明(1)ZHH ZJZPTP BALL # BALL #PIN #GPIO6通用输入/输
36、出6(I/O/Z)EPWM4A增强型PWM4输出A和HRPWM通道(O)13 E1 F1EPWMSYNCI外部ePWM同步脉冲输入(I)EPWMSNCO外部ePWM同步脉冲输出(O)GPIO7通用输入/输出7 (I/O/Z)EPWM4B增强PWM4输出B (O)16 F2 F2MCLKRA McBSP-B接收时钟（I / O）ECAP2增强型捕捉输入/输出2（I / O）GPIO8通用输入/输出8 (I/O/Z)EPWM5A增强型PWM5输出A和的HRPWM通道(O)17 F1 F3CANTXB增强型CAN-B传输(O)ADCSOCAO ADC转换启动A (O)GPIO9通用输入/输出9 (I
37、/O/Z)EPWM5B增强PWM5输出B (O)18 G5 G1SCITXDB SCI-B发送数据(I/O)ECAP3增强型捕捉输入/输出3 (I/O)GPIO10通用输入/输出10 (I/O/Z)EPWM6A增强型PWM6输出A和的HRPWM通道(O)19 G4 G2CANRXB增强型CAN-B接收(O)ADCSOCBO ADC转换启动B (O)GPIO11通用输入/输出11 (I/O/Z)EPWM6B增强型PWM6输出B (O)20 G2 G3SCIRXDB SCI-B接收数据(I)ECAP4增强型 CAP输入/输出4 (I/O)GPIO12通用输入/输出12 (I/O/Z)TZ1触发区输
38、入1（I)21 G3 H1CANTXB增强型CAN-B传输(O)MDXB McBSP-B串行数据传输(O)GPIO13通用输入/输出13 (I/O/Z)TZ2触发区输入2（I)24 H3 H2CANRXB增强型CAN-B接收(O)MDRB McBSP-B串行数据接收(O)GPIO14通用输入/输出14 (I/O/Z)触发区输入3/外部保持请求XHOLD，当有效时（低电平），请求外部接口XINIF释放外部总线并将所有总线和选通脉冲置于一个高阻抗状态。为阻止该事件的发生，当TZ3信号变为有效，通过写入XINTCNF2HOLD = 1来禁用此功能。如果没有这样做，XINTF总线将TZ3/XHOLD2
39、5 H2 H3在TZ3变为低电平时随时进入高阻抗状态。在ePWM端,TZn信号在默认情况下被忽略，除非它们由代码启用。当任一当前的访问完成并且在XINIF上没有等待的访问时，XINIF将释放总线。(I)SCITXDB SCI-B传输(O)MCLKXB McBSP-B传输时钟(I/O)GPIO15通用输入/输出15 (I/O/Z)触发区输入4/外部保持确认。在GPADIR寄存器中，此选项的引脚功能基于所选择的方向。如果此引脚被配置为输入，则TZ4功能就会被选择。如果此引脚被配置为输出，则XHOLDA功能就会被选择。当XININ已经准予一个XHOLD请求时，XHOLDA被驱动至有TZ4/XHOLD
40、A26 H4 J1效（低电平）。所有XINIF总线和选通闸门将处于高阻抗状态。当XHOLD信号被释放时，XHOLDA被释放。当XHOLDA为有效（低电平）时，外部器件应该只驱动外部总线。(I/O)SCIRXDB SCI-B接收(I)MFSXB McBSP-B传输帧同步(I/O)GPIO16通用输入/输出16 (I/O/Z)SPISIMOA SPI从器件输入，主器件输出(I/O)27 H5 J2CANTXB增强型CAN-B发送(O)TZ5触发区输入5 (I)GPIO17通用输入/输出17 (I/O/Z)SPISOMIA SPI-A从器件输出，主器件输入(I/O)28 J1 J3CANRXB增强型
41、CAN-B接收(I)TZ6触发区输入6 (I)版权 20072012, Texas Instruments Incorporated简介27TMS320F28335, TMS320F28334, TMS320F28332TMS320F28235, TMS320F28234, TMS320F28232ZHCS889M JUNE 2007REVISED AUGUST 2012 表表2-3.信信号号说说明明(continued)引引脚脚编编号号PGF，名名称称说说明明(1)ZHH ZJZPTP BALL # BALL #PIN #GPIO18通用输入/输出18 (I/O/Z)SPICLKA SPI-
42、A时钟输入/输出(I/O)62 L6 N8SCITXDB SCI-B传输(O)CANRXA增强型CAN-A接收(I)GPIO19通用输入/输出19 (I/O/Z)SPISTEA SPI-A从器件发送使能输入/输出(I/O)63 K7 M8SCIRXDB SCI-B接收(I)CANTXA增强型CAN-A传输(O)GPIO20通用输入/输出20 (I/O/Z)EQEP1A增强型QEP1输入A (I)64 L7 P9MDXA McBSP-A串行数据传输(O)CANTXB增强型CAN-B传输(O)GPIO21通用输入/输出21 (I/O/Z)EQEP1B增强型QEP1输入B (I)65 P7 N9MD
43、RA McBSP-A串行数据接收(1)CANRXB增强型CAN-B接收(1)GPIO22通用输入/输出22 (I/O/Z)EQEP1S增强型QEP1选通脉冲(I/O)66 N7 M9MCLKXA McBSP-A传输时钟(I/O)SCITXDB SCI-B传输(O)GPIO23通用输入/输出23 (I/O/Z)EQEP1I增强型QEP1索引(I/O)67 M7 P10MFSXA McBSP-A传输帧同步(I/O)CIRXDB SCI-B接收(I)GPIO24通用输入/输出24 (I/O/Z)ECAP1增强型捕获1 (I/O）68 M8 N10EQEP2A增强型QEP2输入A (I)MDXB Mc
44、BSP-B串行数据传输(O)GPIO25通用输入/输出25 (I/O/Z)ECAP2增强型捕获2 (I/O）69 N8 M10EQEP2B增强型QEP2输入B (I)MDRB McBSP-B串行数据接收(I)GPIO26通用输入/输出26 (I/O/Z)ECAP3增强型捕获3 (I/O）72 K8 P11EQEP2I增强型QEP2索引（I/O)MCLKXB McBSP-B传输时钟(I/O)GPIO27通用输入/输出27 (I/O/Z)ECAP4增强型捕获4 (I/O）73 L9 N11EQEP2S增强型QEP2选通脉冲（I/O)MFSXB McBSP-B传输帧同步(I/O)GPIO28通用输入
45、/输出28 (I/O/Z)SCIRXDA 141 E10 D10 SCI接收数据(I)外部接口区域6芯片选择(O)XZCS6GPIO29通用输入/输出29。(I/O/Z)SCITXDA 2 C2 C1 SCI传输数据(O)XA19外部接口地址线路19 (O)GPIO30通用输入/输出30 (I/O/Z)CANRXA 1 B2 C2增强型CAN-A接收(I)XA18外部接口地址线路18 (O)GPIO31通用输入/输出31 (I/O/Z)CANTXA 176 A2 B2增强型CAN-A传输(I)XA17外部接口地址线路17 (O)GPIO32通用输入/输出32 (I/O/Z)SDAA I2C数据
46、开漏双向端口(I/OD)74 N9 M11EPWMSYNCI增强型PWM外部同步脉冲输入(I)ADCSOCAO ADC转换启动A(O)28简介版权 20072012, Texas Instruments IncorporatedTMS320F28335, TMS320F28334, TMS320F28332TMS320F28235, TMS320F28234, TMS320F ZHCS889M JUNE 2007REVISED AUGUST 2012表表2-3.信信号号说说明明(continued)引引脚脚编编号号PGF，名名称称说说明明(1)ZHH ZJZPTP BALL # BALL #P
47、IN #GPIO33通用输入/输出33 (I/O/Z)SCLA I2C时钟开漏双向端口(I/OD)75 P9 P12EPWMSYNCO增强型PWM外部同步脉冲输出(O)ADCSOCBO ADC转换启动B(O)通用输入/输出 34 (I/O/Z)GPIO34增强型捕捉输入/输出(I/O)ECAP1 142 D10 A9外部接口就绪信号。请注意，此引脚始终是（直接）连接到 XINTF 的。如果一个应用程XREADY序使用引脚作为GPIO，同时还使用了XINTF，则应配置XINTF来忽略就绪。GPIO35通用输入/输出35 (I/O/Z)SCITXDA 148 A9 B9 SCI传输数据(O)XR/
48、W外部接口读取，不能写入选通脉冲GPIO36通用输入/输出36 (I/O/Z)SCIRXDA 145 C10 C9 SCI接收数据(I)XZCS0外部接口0区芯片选择(O)GPIO37通用输入/输出37 (I/O/Z)ECAP2 150 D9 B8增强型捕获输入/输出2 (I/O)XZCS7外部接口7区芯片选择(O)GPIO38通用输入/输出38 (I/O/Z)- 137 D11 C10 -XWE0外部接口写入使能0 (O)GPIO39通用输入/输出39 (I/O/Z)- 175 B3 C3 -XA16外部接口地址线路16 (O)GPIO40通用输入/输出40 (I/O/Z)- 151 D8
49、C8 -XA0/XWE1外部接口地址线路0 /外部接口写入使能1(O)GPIO41通用输入/输出41 (I/O/Z)- 152 A8 A7 -XA1外部接口地址线路1 (O)GPIO42通用输入/输出42 (I/O/Z)- 153 B8 B7 -XA2外部接口地址线路2 (O)GPIO43通用输入/输出43 (I/O/Z)- 156 B7 C7 -XA3外部接口地址线路3 (O)GPIO44通用输入/输出44 (I/O/Z)- 157 A7 A6 -XA4外部接口地址线路4 (O)GPIO45通用输入/输出45 (I/O/Z)- 158 D7 B6 -XA5外部接口地址线路5 (O)GPIO46通用输入/输出46 (I/O/Z)- 161 B6 C6 -XA6外部接口地址线路6 (O)GPIO47通用输入/输出47
