1、一、选择题1CPU 响应中断的时间是 _。A中断源提出请求；B取指周期结束；C执行周期结束。2下列说法中_是正确的。A加法指令的执行周期一定要访存；B加法指令的执行周期一定不访存；C指令的地址码给出存储器地址的加法指令，在执行周期一定访存。3垂直型微指令的特点是_。A微指令格式垂直表示；B控制信号经过编码产生；C采用微操作码。4基址寻址方式中，操作数的有效地址是_。A基址寄存器内容加上形式地址（位移量） ；B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址。5常用的虚拟存储器寻址系统由_两级存储器组成。A主存辅存；BCache主存；CCache辅存。6DMA访问主存时，让CPU处于等待
2、状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作_。A停止CPU 访问主存；B周期挪用；CDMA与CPU交替访问。7在运算器中不包含_。A状态寄存器；B数据总线；CALU；D地址寄存器。8计算机操作的最小单位时间是_。A时钟周期；B指令周期；CCPU周期。9用以指定待执行指令所在地址的是_。A指令寄存器；B数据计数器；C程序计数器；D累加器。10下列描述中_是正确的。A控制器能理解、解释并执行所有的指令及存储结果；B一台计算机包括输入、输出、控制、存储及算逻运算五个单元；C所有的数据运算都在CPU的控制器中完成；D以上答案都正确。11总线通信中的同步控制是_。A只适合于CPU
3、控制的方式；B由统一时序控制的方式；C只适合于外围设备控制的方式。12一个16K32位的存储器，其地址线和数据线的总和是_。A48；B46；C36。13某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是_。A512K；B1M；C512KB。14以下_是错误的。A中断服务程序可以是操作系统模块；B中断向量就是中断服务程序的入口地址；C中断向量法可以提高识别中断源的速度。15浮点数的表示范围和精度取决于_ 。A阶码的位数和尾数的机器数形式；B阶码的机器数形式和尾数的位数；C阶码的位数和尾数的位数；D阶码的机器数形式和尾数的机器数形式。16响应中断请求的条件是_。A外设提出中断；B
4、外设工作完成和系统允许时；C外设工作完成和中断标记触发器为“ 1”时。17以下叙述中_是错误的。A取指令操作是控制器固有的功能，不需要在操作码控制下完成；B所有指令的取指令操作都是相同的；C在指令长度相同的情况下，所有指令的取指操作都是相同的。18下列叙述中_是错误的。A采用微程序控制器的处理器称为微处理器；B在微指令编码中，编码效率最低的是直接编码方式；C在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短。19中断向量可提供_。A被选中设备的地址；B传送数据的起始地址；C中断服务程序入口地址；D主程序的断点地址。20在中断周期中，将允许中断触发器置“0”的操作由_完成。A硬件；B关中
5、断指令；C开中断指令。21冯诺伊曼机工作方式的基本特点是_。A多指令流单数据流；B按地址访问并顺序执行指令；C堆栈操作；D存储器按内容选择地址。22程序控制类指令的功能是_。A进行主存和CPU之间的数据传送；B进行CPU和设备之间的数据传送；C改变程序执行的顺序。23水平型微指令的特点是_。A一次可以完成多个操作；B微指令的操作控制字段不进行编码；C微指令的格式简短。24存储字长是指_。A存放在一个存储单元中的二进制代码组合；B存放在一个存储单元中的二进制代码位数；C存储单元的个数；D机器指令的位数。25CPU 通过_ 启动通道。A执行通道命令；B执行I/O指令；C发出中断请求26对有关数据加
6、以分类、统计、分析，这属于计算机在_方面的应用。A数值计算；B辅助设计；C数据处理；D实时控制。27总线中地址线的作用是_。A只用于选择存储器单元；B由设备向主机提供地址；C用于选择指定存储器单元和I/O设备接口电路的地址。28总线的异步通信方式_。A不采用时钟信号，只采用握手信号；B既采用时钟信号，又采用握手信号；C既不采用时钟信号，又不采用握手信号。29存储周期是指_。A存储器的写入时间；B存储器进行连续写操作允许的最短间隔时间；C存储器进行连续读或写操作所允许的最短间隔时间。30在程序的执行过程中，Cache与主存的地址映射是由_。A操作系统来管理的；B程序员调度的；C由硬件自动完成的。
7、31以下叙述_是正确的。A外部设备一旦发出中断请求，便立即得到 CPU的响应；B外部设备一旦发出中断请求，CPU应立即响应；C中断方式一般用于处理随机出现的服务请求。32加法器采用先行进位的目的是_ 。A优化加法器的结构；B节省器材；C加速传递进位信号；D增强加法器结构。33变址寻址方式中，操作数的有效地址是_。A基址寄存器内容加上形式地址（位移量） ；B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址。34指令寄存器的位数取决于_。A存储器的容量；B指令字长；C机器字长。35在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于_。A同步控制；B异步控制；C联合控制。36下
8、列叙述中_是正确的。A控制器产生的所有控制信号称为微指令；B微程序控制器比硬连线控制器更加灵活；C微处理器的程序称为微程序。37CPU 中的译码器主要用于_ 。A地址译码；B指令译码；C选择多路数据至ALU。38直接寻址的无条件转移指令功能是将指令中的地址码送入_。APC；B地址寄存器；C累加器。39DMA方式的接口电路中有程序中断部件，其作用是_。A实现数据传送；B向CPU提出总线使用权；C向CPU提出传输结束。40下列器件中存取速度最快的是 。ACache；B主存；C寄存器。41直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是_。A直接、立即、间接；B直接、间接、立即；C立即、
9、直接、间接。42存放欲执行指令的寄存器是_。AMAR；BPC；CMDR ；DIR。43在独立请求方式下，若有N 个设备，则_。A有一个总线请求信号和一个总线响应信号；B有N个总线请求信号和N个总线响应信号；C有一个总线请求信号和N个总线响应信号；44下述说法中_是正确的。A半导体RAM 信息可读可写，且断电后仍能保持记忆；B半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的；C半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的。 （存储器 3）45DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作_。A停止CPU 访问主存；B周期
10、挪用；CDMA与CPU交替访问。46计算机中表示地址时，采用_ 。A原码；B补码；C反码；D无符号数。47采用变址寻址可扩大寻址范围，且_。A变址寄存器内容由用户确定，在程序执行过程中不可变；B变址寄存器内容由操作系统确定，在程序执行过程中可变；C变址寄存器内容由用户确定，在程序执行过程中可变。48由编译程序将多条指令组合成一条指令，这种技术称做_。A超标量技术；B超流水线技术；C超长指令字技术。49计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用_控制方式。A延长机器周期内节拍数的；B异步；C中央与局部控制相结合的。50微程序放在_中。A存储器控制器；B控制存储器；C主存储器
11、。51在CPU 的寄存器中， _对用户是完全透明的。A程序计数器；B指令寄存器；C状态寄存器。52运算器由许多部件组成，其核心部分是_。A数据总线；B算术逻辑运算单元；C累加寄存器；D多路开关。53DMA接口_。A可以用于主存与主存之间的数据交换；B内有中断机制；C内有中断机制，可以处理异常情况。54CPU 响应中断的时间是_。A中断源提出请求；B取指周期结束；C执行周期结束。55直接寻址的无条件转移指令功能是将指令中的地址码送入_。APC；B地址寄存器；C累加器。56三种集中式总线控制中，_方式对电路故障最敏感。A链式查询；B计数器定时查询；C独立请求。57一个16K32位的存储器，其地址线
12、和数据线的总和是_。A48；B46；C36。58以下叙述中错误的是_。A指令周期的第一个操作是取指令；B为了进行取指令操作，控制器需要得到相应的指令；C取指令操作是控制器自动进行的。59主存和CPU之间增加高速缓冲存储器的目的是_。A解决CPU 和主存之间的速度匹配问题；B扩大主存容量；C既扩大主存容量，又提高了存取速度。60以下叙述_是错误的。A一个更高级的中断请求一定可以中断另一个中断处理程序的执行；BDMA和CPU必须分时使用总线；CDMA的数据传送不需 CPU控制。61一条指令中包含的信息有 。A操作码、控制码；B操作码、向量地址；C操作码、地址码。62在各种异步通信方式中，_速度最快
13、。A全互锁；B半互锁；C不互锁。63一个512KB的存储器，其地址线和数据线的总和是_。A17；B19；C27。64在下列因素中，与Cache的命中率无关的是 。ACache块的大小；BCache的容量；C主存的存取时间。65在计数器定时查询方式下，若计数从0开始，则_。A设备号小的优先级高；B每个设备使用总线的机会相等；C设备号大的优先级高。66Cache的地址映象中，若主存中的任一块均可映射到Cache 内的任一块的位置上，称作 。A直接映象；B全相联映象；C组相联映象。67中断服务程序的最后一条指令是_。A转移指令；B出栈指令；C中断返回指令。68微指令操作控制字段的每一位代表一个控制信
14、号，这种微程序的控制（编码）方式是_。A字段直接编码；B直接编码；C混合编码。69在取指令操作之后，程序计数器中存放的是_。A当前指令的地址；B程序中指令的数量；C下一条指令的地址。70以下叙述中_是正确的。ARISC 机一定采用流水技术；B采用流水技术的机器一定是RISC 机；CCISC机一定不采用流水技术。71在一地址格式的指令中，下列 是正确的。A仅有一个操作数，其地址由指令的地址码提供；B可能有一个操作数，也可能有两个操作数；C一定有两个操作数，另一个是隐含的。72在浮点机中，判断原码规格化形式的原则是_。A尾数的符号位与第一数位不同；B尾数的第一数位为 1，数符任意；C尾数的符号位与
15、第一数位相同；D阶符与数符不同。73I/O采用不统一编址时，进行输入输出操作的指令是 _。A控制指令； B访存指令；C输入输出指令。74设机器字长为64位，存储容量为128MB，若按字编址，它的寻址范围是 。A16MB；B16M；C32M。75 寻址便于处理数组问题。A间接寻址；B变址寻址；C相对寻址。76超标量技术是_。A缩短原来流水线的处理器周期；B在每个时钟周期内同时并发多条指令；C把多条能并行操作的指令组合成一条具有多个操作码字段的指令。77以下叙述中_是错误的。A取指令操作是控制器固有的功能，不需要在操作码控制下完成；B所有指令的取指令操作都是相同的；C在指令长度相同的情况下，所有指
16、令的取指操作都是相同的。78I/O与主机交换信息的方式中，中断方式的特点是 _。ACPU 与设备串行工作，传送与主程序串行工作；BCPU与设备并行工作，传送与主程序串行工作；CCPU与设备并行工作，传送与主程序并行工作。79设寄存器内容为11111111，若它等于 +127，则为_。A原码；B补码；C反码；D移码。80设机器数采用补码形式（含l位符号位） ，若寄存器内容为9BH，则对应的十进制数为_。A-27；B-97；C-101；D155。二、填空题1在DMA方式中，CPU和DMA 控制器通常采用三种方法来分时使用主存，它们是A 、 B 和 C 。2设 n = 8 （不包括符号位） ，则原码
17、一位乘需做 A 次移位和最多 B 次加法，补码Booth 算法需做 C 次移位和最多 D 次加法。3设浮点数阶码为8位（含1位阶符） ，尾数为24位（含1位数符） ，则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 A ，最小正数为 B ，最大负数为 C ，最小负数为 D 。4一个总线传输周期包括 A 、 B 、 C 和 D 四个阶段。 （总线 3）5CPU 采用同步控制方式时，控制器使用 A 和 B 组成的多极时序系统。6在组合逻辑控制器中，微操作控制信号由 A 、 B 和C 决定。7完成一条指令一般分为 A 周期和 B 周期，前者完成 C 操作，后者完成 D 操作。8设指令
18、字长等于存储字长，均为24位，若某指令系统可完成108种操作，操作码长度固定，且具有直接、间接（一次间址） 、变址、基址、相对、立即等寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占 A 位，寻址特征位占 B 位，可直接寻址的范围是 C ，一次间址的范围是 D 。9微指令格式可分为 A 型和 B 型两类，其中 C 型微指令用较长的微程序结构换取较短的微指令结构。10在写操作时，对Cache与主存单元同时修改的方法称作 A ，若每次只暂时写入Cache，直到替换时才写入主存的方法称作 B 。11I/O与主机交换信息的方式中， A 和 B 都需通过程序实现数据传送，其中 C 体现CP
19、U与设备是串行工作的。12在小数定点机中，采用1位符号位，若寄存器内容为10000000，当它分别表示为原码、补码和反码时，其对应的真值分别为 A 、 B 和 C （均用十进制表示） 。13设24位长的浮点数，其中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示最大正数真值是 A ，非零最小正数真值是 B ，绝对值最大的负数真值是 C ，绝对值最小的负数真值是 D （均用十进制表示） 。14变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 A ， 指令提供 B ； 而在变址寻址中，变址寄存器提供 C ，指令提供 D 。15影响流水线性能
20、的因素主要反映在 A 和 B 两个方面。16运算器的技术指标一般用 A 和 B 表示。17 缓存是设在 A 和 B 之间的一种存储器，其速度 C 匹配，其容量与 D 有关。18CPU 响应中断时要保护现场，包括对 A 和 B 的保护，前者通过C 实现，后者可通过 D 实现。19DMA的数据块传送可分为 A 、 B 和 C 阶段。20设 n = 16 （不包括符号位） ，机器完成一次加和移位各需100ns，则原码一位乘最多需 A ns,补码Booth算法最多需 B ns。21设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示） ，每当CPU从存储器取出一个字节时，即自
21、动完成（pc）+ 1 pc。设当前指令地址为3008H，要求转移到300FH ，则该转移指令第二字节的内容应为 A 。若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为 B 。22设浮点数阶码为8位（含1位阶符） ，用移码表示，尾数为24位（含1位数符） ，用补码规格化表示，则对应其最大正数的机器数形式为 A ，真值为 B （十进制表示） ；对应其绝对值最小负数的机器数形式为 C ，真值为 D （十进制表示） 。23I/O的编址方式可分为 A 和 B 两大类，前者需有独立的I/O 指令，后者可通过 C 指令和设备交换信息。24动态RAM靠 A 的原理存储信息，因此一
22、般在 B 时间内必须刷新一次，刷新与 C 址有关，该地址由 D 给出。25在微程序控制器中，一条机器指令对应一个 A ，若某机有35条机器指令，通常可对应 B 。三、名词解释1机器周期 2周期挪用 3双重分组跳跃进位 4水平型微指令 5超标量 6时钟周期 7向量地址 8系统总线 9机器指令 10超流水线 11微程序控制12存储器带宽 13RISC 14中断隐指令及功能 15机器字长16CMAR 17总线 18指令流水 19单重分组跳跃进位20寻址方式 四、计算题1已知：A = 16，B = 7求：A+B 补2设机器数字长为8位（含一位符号位在内） ，若A = +15，B = +24，求 A-B
23、补 并还原成真值。3已知：两浮点数x = 0.11012 10，y = 0.1011201 求：x + y4设某机主频为8MHz，每个机器周期平均含 2个时钟周期，每条指令平均有 2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？五、简答题1某机主存容量为4M16 位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进
24、制表示） ；（3）一次间址的寻址范围（十进制表示） ；（4）相对寻址的位移量（十进制表示） 。2控制器中常采用哪些控制方式，各有何特点？3某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L4,L2,L3,L0,L1，写出各中断源的屏蔽字。中断源 屏蔽字0 1 2 3 4L0L1L2L3L44指出零的表示是唯一形式的机器数，并写出其二进制代码（机器数字长自定） 。5除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统各自可采用什么方法提高机器速度，各举一例简要说明。6总线通信控制有几种方式，简要说明各自的特点。7以I/O设备的中断处理过程
25、为例，说明一次程序中断的全过程。8完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。9除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。10某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。中断源 屏蔽字0 1 2 3 4L0L1L2L3L411某机主存容量为4M16 位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接
26、寻址的最大范围（十进制表示） ；（3）一次间址的寻址范围（十进制表示） ；（4）相对寻址的位移量（十进制表示） 。12CPU 包括哪几个工作周期？每个工作周期的作用是什么。13什么是指令周期、机器周期和时钟周期？三者有何关系?14某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L1,L0，写出各中断源的屏蔽字。中断源 屏蔽字0 1 2 3 4L0L1L2L3L415某机主存容量为4M16 位，且存储字长等于指令字长，若该机的指令系统具备56种操作。操作码位数固定，且具有直接、间接、立即、相对、变址五种寻址方式。（1）画出一地址指
27、令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示） ；（3）一次间址的寻址范围（十进制表示） ；（4）相对寻址的位移量（十进制表示） 。六、问答题1 （1）画出主机框图（要求画到寄存器级） ；十分重要一般是一个10分的画图，在书上的前面一部分有（2）若存储器容量为64K32位，指出图中各寄存器的位数；（3）写出组合逻辑控制器完成 STA X （X为主存地址）指令发出的全部微操作命令及节拍安排。（4）若采用微程序控制，还需增加哪些微操作？2已知带返转指令的含义如下图所示，写出机器在完成带返转指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。如果采用微程序控制，需增加哪
28、些微操作命令？ 主 程 序带 返 转 KMM+1 IKJMPKK+1子 程 序间 址 特 征3一条双字长的取数指令（LDA）存于存储器的100和101 单元，其中第一个字为操作码和寻址特征M，第二个字为形式地址。假设PC当前值为100 ，变址寄存器XR 的内容为100，基址寄存器的内容为200，存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器AC的内容。LDA M3008007004005002006004假设CPU 在中断周期用堆栈保存程序断点，而且进栈时指针减1，出栈时指针加1。分别写出组合逻辑控制和微程序控制在完成中断返回指令时，取指阶段和执行阶段所需的全部
29、微操作命令及节拍安排。5画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例） 。6按序写出完成一条加法指令ADD (为主存地址)两种控制器所发出的微操作命令及节拍安排。(注意，这个地方是重点，微指令的题考的概率很大，需要看书，不光要记ADD还需要减法等)7假设磁盘采用DMA方式与主机交换信息，其传输速率为2MB/s，而且DMA 的预处理需1000个时钟周期，DMA完成传送后处理中断需500个时钟周期。如果平均传输的数据长度为4KB，试问在硬盘工作时，50MHz的处理器需用多少时间比率进行 DMA辅助操作（预处理和后处理） 。七、设计题1设CPU 共有 16根地址线，8根数据
30、线，并用 MREQ作访存控制信号（低电平有效） ，用WR作读写控制信号（高电平为读，低电平为写） 。现有下列存储芯片：1K4位RAM，4K8位RAM，2K 8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：（1）主存地址空间分配：8000H 87FFH 为系统程序区；8800H8BFFH为用户程序区。（2）合理选用上述存储芯片，说明各选几片？（3）详细画出存储芯片的片选逻辑。G1 2BCBA7Y602AGB70YG1， ， 为控制端C , B , A 为变量控制端 为输出端7 4 1 3 8 译码器&12设CPU 共有 16根地址线，8根数据线，并用 MR
31、EQ（低电平有效）作访存控制信号，WR作读写命令信号（高电平为读，低电平为写） 。现有下列存储芯片：ROM（2K8位， 4K4位，8K 8位） ，RAM（1K4位， 2K8位，4K 8位）及74138译码器和其他门电路（门电路自定） 。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：（1）最小4K地址为系统程序区， 409616383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。3设CPU 有16 根地址线，8根数据线，并用 MREQ作访存控制信号（低电平有效） ，用WR作读/写控制信号（高电平为读，低电平为写） 。现有下列存储芯片：1K4位
32、RAM；4K8位 RAM；8K 8位RAM ；2K 8位ROM；4K8位ROM；8K8位ROM及74LS138译码器和各种门电路，如图所示。画出 CPU与存储器的连接图，要求（1）主存地址空间分配：6000H67FFH为系统程序区；6800H6BFFH为用户程序区。（2）合理选用上述存储芯片，说明各选几片？（3）详细画出存储芯片的片选逻辑图。4设CPU 共有 16根地址线，8根数据线，并用 MREQ作访存控制信号（低电平有效） ，用WR作读写控制信号（高电平为读，低电平为写） 。现有下列芯片及各种门电路（门电路自定） ，如图所示。7 4 1 3 8 译码器DnD0R A M : 1 K 4 位2 K 8 位8 K 8 位1 6 K 1 位4 K 4 位R O M : 2 K 8 位8 K 8 位3 2 K 8 位G12BCBA7Y60A k A 0DnD0WECSR A MA m A 0CSR O MP D / P r o g r 2GB7Y0G1， ， 为控制端C , B , A 为变量控制端 为输出端画出CPU 与存储器的连接图，要求：（1）存储芯片地址空间分配为：02047为系统程序区；20488191为用户程序区。（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。
