1、第 6 章 存储系统习题 6.1简答题解答 因为各种存储器件在容量、速度和价格方面存在矛盾。速度快，则单位价格高；容量大，单位价格低，但存取速度慢。故存储系统不能采用一种存储器件。 Cache 中复制着主存的部分内容。当处理器试图读取主存的某个字时，Cache 控制器首先检查 Cache 中是否已包含有这个字。若有，则处理器直接读取 Cache，这种情况称为高速命中；若无，则称为高速缺失。 标签存储器保存着该数据所在主存的地址信息。 主存块与 Cache 行之间的对应关系称“地址映射” ， Cache 通过地址映射确定一个主存块应放到哪个 Cache 行组中。 写入策略用于解决写入 Cache
2、 时引起主存和 Cache 内容不一致性的问题。 存取时间是指从读 /写命令发出，到数据传输操作完成所经历的时间；存取周期表示两次存储器访问所允许的最小时间间隔。存取周期大于等于存取时间。 虚拟存储器是由操作系统利用辅助存储器、以磁盘文件形式建立的、在主存储器与辅助存储器之间的一个存储器。 DRAM 芯片容量大、芯片小，高集成度，引脚数量少。故 DRAM 芯片将地址引脚分时复用，即用一组地址引脚传送两批地址。第一批地址称行地址，第二批地址称列地址。 译码电路中只有部分地址线参与译码会造成地址重复，也就是一个存储单元占有多个存储器地址。页表项的 P 位称为存在位（Present） ，表示该页面是
3、否在物理存储器中。习题 6.2判断题。解答 错 对 对 对 对 错 错 对 错 对习题 6.3填空题解答 8，1024，1024，1024，1024，240 8KB，4 随机存取存储器，丢失，只读存储器，读取，不会丢失 8，13，8 2（UV- ）EPROM，Flash Memory 58000H，5FFFFH，32KB 32，4，64，8 直接映射，组合相关映射，全相关映射，2 路组合相关映射 00820000H，02000H习题 6.4举例说明存储访问的局部性原理。解答处理器访问存储器时，无论是读取指令还是存取数据，所访问的存储单元在一段时间内都趋向于一个较小的连续区域中，这就是存储访问的
4、局部性原理。例如，求平均值的函数。long mean(long d, long num)long i,temp=0;for(i=0; inum; i+) temp=temp+di;temp=temp/num;return (temp);函数中的变量 temp 体现了时间局部，因为每次循环都要使用它。顺序访问数组 d的各个元素（相邻存放在主存） ，体现了空间局部。循环体内的指令顺序存放，依次读取执行体现了空间局部；同时重复执行循环体，又体现了时间局部。习题 6.5简述存储系统的层次结构及各层存储部件特点。解答为解决容量、速度和价格的矛盾，存储系统采用金字塔型层次结构，单位价格和速度自上而下逐层减
5、少，容量自上而下逐层增加。存储系统的各层存储部件自上而下依次是：CPU 寄存器、高速缓存、主存存储器(RAM/ROM)，辅助存储器如磁盘、光盘等。CPU 寄存器、高速缓存器集成在 CPU 芯片上，对用户来说，是透明的，它们用于暂存主存和处理器交互的数据，以减少频繁读取主存而影响处理器速度；主存储器则可和处理器直接交换数据，而辅助存储器必须经过主存存储器，才可与处理器进行数据交换。习题 6.6在半导体存储器件中，什么是 SRAM、DRAM 和 NVRAM？解答SRAM 是静态读写存储器芯片，它以触发器为基本存储单元，以其两种稳定状态表示逻辑0 和逻辑 1。DRAM 是动态读写存储器芯片，它以单个
6、 MOS 管为基本存储单元，以极间电容充放电表示两种逻辑状态，需要不断刷新保持信息正确。NVRAM 多指带有后备电池的 SRAM 芯片，这种芯片采用 CMOS 制造工艺设计以减少用电。习题 6.7SRAM 芯片的片选信号有什么用途？对应读写控制的信号是什么？解答片选信号：片选有效时，才可以对该芯片进行读/写操作；无效时，数据引脚呈现高阻状态、与系统数据总线隔离，并可降低内部功耗。读控制信号：在芯片被选中的前提下，若有效，则芯片将允许地址信号选择的存储单元内的数据输出到数据引脚上。写控制信号：在芯片被选中的前提下，若有效，则芯片将数据引脚上的数据写入地址信号选择的存储单元内。习题 6.8DRAM
7、 为什么要刷新，存储系统如何进行刷新？解答DRAM 以单个 MOS 管为基本存储单元，以极间电容充放电表示两种逻辑状态。由于极间电容的容量很小，充电电荷自然泄漏会很快导致信息丢失，所以要不断对它进行刷新操作、即读取原内容、放大再写入。存储系统的刷新控制电路提供刷新行地址，将存储 DRAM 芯片中的某一行选中刷新。实际上，刷新控制电路是将刷新行地址同时送达存储系统中所有 DRAM 芯片，所有 DRAM 芯片都在同时进行一行的刷新操作。刷新控制电路设置每次行地址增量，并在一定时间间隔内启动一次刷新操作，就能够保证所有 DRAM 芯片的所有存储单元得到及时刷新。习题 6.9什么是掩摸 ROM、OTP
8、-ROM、EPROM、EEPROM 和 Flash ROM？解答掩膜 ROM：通过掩膜工艺、将要保存的信息直接制作在芯片当中，以后再也不能更改。OTP-ROM：该类芯片出厂时存储的信息为全“1” ，允许用户进行一次性编程，此后便不能更改。EPROM：一般指可用紫外光擦除、并可重复编程的 ROM。EEPROM：也常表达为 E2PROM，其擦除和编程（即擦写）通过加电的方法来进行，可实现“在线编程”和“在应用编程”Flash ROM：是一种新型的电擦除可编程 ROM 芯片，能够很快擦除整个芯片内容。习题 6.10请给出教材图 6-7 中 138 译码器的所有译码输出引脚对应的地址范围。解答的地址范
9、围依次是：E0000HE3FFFH，E4000HE7FFFH，E8000HEBFFFH，EC000HEFFFFH ，F0000HF3FFFH，F4000H F7FFFH，F8000HFBFFFH ，FC000H FFFFFH。习题 6.11什么是存储器芯片的全译码和部分译码？各有什么特点？解答全译码：使用全部系统地址总线进行译码。特点是地址唯一，一个存储单元只对应一个存储器地址（反之亦然） ，组成的存储系统其地址空间连续。部分译码：只使用部分系统地址总线进行译码。其特点：有一个没有被使用的地址信号就有两种编码，这两个编码指向同一个存储单元，出现地址重复。习题 6.12区别如下各个主存名称的含义
10、：常规主存，扩展主存，扩充主存；上位主存区 UMA 和上位主存块 UMB，高端主存区 HMA，影子主存。解答常规主存：8088 和 8086 提供 20 个地址线 A19A0 ，寻址 1MB 的存贮空间，其中，最低640KB 的系统 RAM 区被称为常规主存或基本主存。扩展主存：IA-32 处理器在 1MB 之后的主存空间都作为 RAM 区域使用，被称为扩展主存。扩充主存：处理器不可以直接访问，利用“体交换技术”实现处理器访问。上位主存区 UMA：在常规主存其后 384KB（A0000HFFFFFH）主存称为上位主存区UMA。上位主存块 UMB：上位主存区 UMA 没有被使用部分，被开辟为上位
11、主存块 UMB。高端主存区 HMA：在实方式下，通过控制 A20 开放，程序可以访问的 1MB 之后的 64KB区域。影子主存：PC 机启动后可以将 ROM-BIOS 映射到 RAM 中，这部分用作 ROM-BIOS、并被操作系统设置为只读的 RAM 区域。习题 6.13开机后，微机系统常需要检测主存储器是否正常。例如，可以先向所有存储单元写入数据55H（或 00H） 、然后读出看是否还是 55H（或 00H） ；接着再向所有存储单元写入数据AAH（或 FFH） 、然后读出看是否还是 AAH（或 FFH） 。利用两个二进制各位互反的 “花样”数据的反复写入、读出和比较就能够识别出有故障的存储单
12、元。利用获得的有故障存储单元所在的物理地址，如果能够分析出该存储单元所在的存储器芯片，就可以实现芯片级的维修。试利用汇编语言编写一个检测常规主存最高 64KB（逻辑地址从 9000H0000H到 9000HFFFFH）的程序，如果发现错误请显示其逻辑地址。解答; 代码段mov ax,9000hmov ds,axmov ah,55h ; 先用 55Hpush axagain: mov bx,0mov al,ahagain1: mov bx,al ; 写入dec bxjnz again1again2: mov al,bx ; 读出cmp al,ah; 检测jz next2dispcrlfpush
13、axmov ax,dscall disphw ; 显示段地址mov al,:call dispcmov ax,bxcall disphw ; 显示偏移地址pop axnext2: dec bxjnz again2pop axcmp ah,0aah ; 后用 0AAHjz donemov ah,0aahjmp againdone:习题 6.14什么是 LRU 替换算法？80486 片内 Cache 中，如果 3 个替换算法位 B2B1B0010，则将替换哪个 Cache 行，并给出你的判断过程。解答LRU 算法是近期最少使用、即选择最长时间未被使用的数据块进行替换的算法。B00，说明最近访问了
14、L2/L3 行，所以应该替换 L0 或 L1 行。B1 1，说明最近访问了L0 行，所以应该替换 L1。因为 LRU 算法是选择最长时间未被访问的 Cache 行进行替换。习题 6.15高速缓冲存储器 Cache 的写入策略是解决什么问题的？有哪两种写入策略，各自的写入策略是怎样的？解答写入策略用于在写命中时 Cache 与主存内容保持一致。直写式写入策略指处理器对 Cache 写入的同时，将数据也写入到主存，这样来保证主存和Cache 内容一致。它简单可靠。回写 Cache 只有在行替换时才可能写入主存，写入主存的次数，会少于处理器实际执行的写入操作数。回写 Cache 的性能要高于直写 C
15、ache，但实现结构略为复杂。习题 6.1680486 片上 8KB Cache 的标签存储器为什么只需要 21 位？解答80486 片上 Cache 共有 8KB 容量，采用 4 路组合地址映射方式。对于 4GB 容量的主存来说，以 Cache 路为单位，可以分成 4GB2KB232211221 个 Cache 路。这样每个 Cache行只要设计一个 21 位的标签存储器，记录该 Cache 行映射到哪个主存的 Cache 路。再结合直接映射的组号就可以明确该 Cache 行对应哪个主存块。习题 6.17高速缓存的写入操作有几个很近似的英文词汇，它们分别表示什么含义？（1）Write Thr
16、ough （2）Write Back（3）Write Around （4）Fetch on Write解答（1）Write Through：写命中时的直写策略。（2）Write Back：写命中时的回写策略。（3）Write Around：写未命中时的不写分配法，即绕写法。（4）Fetch on Write：写未命中时的写分配法，即写时取法。习题 6.18区别如下高速缓存中的概念：（1）主存数据块 Block （2）高速缓存行 Line（3）高速缓存组 Set （4）高速缓存路 Way解答（1）主存数据块 Block：高速缓存与主存间的数据传送以数据块（Block）为单位，例如B 个字。主存数
17、据块 Block 是主存中连续的 B 个字数据。（2）高速缓存行 Line：指高速缓存中包含 B 个字的一个单元。（3）高速缓存组 Set：组合相关映射将多个 Cache 行作为一个组（ Set） 。（4）高速缓存路 Way：组合相关映射将所有组中同位置 Cache 行称为一路（Way） 。习题 6.19什么是段选择器、描述符、描述符表和描述符表寄存器？解答段选择器：保护方式下的 16 位段寄存器就是段选择器。描述符：是保护方式引入的数据结构，有 8 个字节 64 位，具有段基地址、访问权限、段界限等字段。IA-32 处理器利用它来实现存储管理、特权与保护。描述符表：描述符表是存放描述符的一个
18、特殊区域段。描述符表寄存器：指明描述符表所在主存地址的寄存器。习题 6.20IA-32 处理器在保护方式下，段寄存器是什么内容？若 DS78H，说明在保护方式其具体的含义。解答段寄存器是段选择器，包含 3 个域，指向一个段描述符。DS78H，说明当前数据段描述符是全局描述符表中的第 0FH 个描述符。本次访问数据的特权级别为 0，最高。习题 6.21采用 4KB 分页，说明 IA-32 处理器将线性地址转换为物理地址的过程。解答通过 2 级查表来实现线性地址转换为位物理地址。（1）在 CR3 中包含着当前任务的页目录的起始地址，将其加上线性地址最高 10 位A31A22 确定的页目录项的偏移量，便访问到指定的页目录项。（2）在此页目录项中包含着指向的页表的起始地址，将其加上线性地址中间的 10 位A21A12 确定的页表项的偏移量，便访问到指定的页表项。（3）在此页表项中包含着要访问的页面的起始地址，将其加上线性地址最低 12 位A11A0 的偏移量，就从这一页中访问到所寻址的物理单元。
