1、第 6 章 存储系统,本章主要介绍三级存储体系的含义，及存储器的逻辑设计方法。 存储系统是现代计算机系统的重要组成部分，通常由高速缓冲存储器、主存储器和外存储器三个层次构成的，主存和高速缓存又是由若干半导体存储器芯片。,学习目标,掌握三级存储体系的功能、所用存储器、存取方式、性能，熟练掌握主存储器逻辑设计。 理解SRAM和DRAM的存储原理、特点、选用原则，动态刷新，主存与CPU之间的连接。 了解高速缓存与虚拟存储器的基本思想。,6 .1 常见的存储器子系统组织 6.1.1 主存储器 6.1.2 外存储器 6.1.3 高速缓冲存储器 6 .2 半导体存储器芯片 6.2.1 半导体静态存储器举例
2、 6.2.2 半导体动态存储器举例 6.2.3 半导体只读存储器举例,6 .3 主存储器组织 6.3.1 主存储器的逻辑设计 6.3.2 主存储器与CPU的连接 6.3.3 高速缓冲存储器 6 .4 提高存储子系统性能的一些方法 6.4.1 高速缓存技术 6.4.2 虚拟存储器 6.4.3 并行存储系统,存储系统的关键是如何组织好速度、容量和价格均不相同的存储器, 使这个存储器的速度接近速度最快的那个存储器， 存储容量与容量最大的那个存储器相等， 单位容量的价格接近最便宜的那个存储器。,6 .1 常见的存储器子系统组织,6.1.1 主存储器 主存储器存放CPU当前需要执行的程序和需要处理的数据
3、，以及驻留操作系统的核心部分。 主存储器能够由CPU直接编程访问，因位于传统主机的范畴之内，故常称为内存。 在存取方式、工作速度和存储容量等方面的特点： （1）采取随机存取方式 （2）工作速度快 （3）有一定存储容量,是指能按地址直接访问存储器中的任一单元，访问时间与地址无关。,主存储器的技术指标,1、存储容量：用一为衡量存储存储信息的能力。 2、存取周期：用来衡量存储器的工作速度。 存取周期是指访问一次存储器所需要的时间，即从地址有效到允许更换下一个地址之间的时间。 3、读写时间：用来衡量存储器的读/写速度。（读出时间和写入时间） 可靠性：包括主存本身的可靠程序和对主存的校验两层含义。,字节
4、数 单元数位数,6 .1.2 外存储器,外存储器是用来存放需要联机存放，但暂不执行的程序和数据，当需要时再由外存调入主存 外存通常由磁盘、磁带等磁表面存储器和光盘存储器构成。 在存取方式、工作速度和存储容量等方面的特点： （1）信息组织采取文件、数据块的结构，存取方式采取顺序存取或直接存取。 （2）工作速度较主存慢 （3）存储容量很大，价格低。,6 .1.3 高速缓冲存储器,高速缓冲存储器：设置在CPU和主存之间，用于存放CPU在最近一小段时间内要使用的程序和数据。主要为了解决CPU与主存之间的速度匹配问题。 高速缓存用高速半导体存储器构成，存取周期约为几至十几ns。 采用随机存取方式，便于C
5、PU直接访问。 高速缓存技术利用了程序的局部性原理，即在程序执行的某一小段时间内，所访问的程序指令通常集中在主存的一个局部区域内，并该区域内容会被CPU多次反复使用。,三级存储体系各层中的作用和特点等比较,三级存储体系各层中的作用和特点等比较,题目：什么是随机存取、顺序存取、直接存取方式，各适用于什么存储器？,随机存取方式即能按地址直接访问存储器中的任一单元，且访问所需的时间与单元的地址无关。适用于主存储器和高速缓存。 顺序存取方式文件或数据顺序地记录在外存储器（磁带），从开始顺序寻址，找到所需文件、数据块的位置，然后再读写进行。访问的时间与信息在磁中的位置。适用于外存储器。 直接存取方式直接
6、指向存储器中某个较小的局部区域开始顺序寻址，访问的时间与信息所在位置有关。适用于外存储器。,6 .2 半导体存储器芯片,半导体存储器分类： （按不同的存储原理） 静态存储器是依靠触发器的两个稳定状态存储信息。 动态存储器是依靠电容上的存储电荷来保存信息。 半导体存储器采取随机访问的存取方式，即能按地址直接访问存储器中的任一单元，且访问所需的时间与单元的地址无关。,是指用晶体管作为存储介质的存储器。,静态RAM,静态RAM依靠双稳态电路(内部交叉反馈)存储信息，即一个双稳态电路单元存放一位二进制信息，一种稳态为0，另一种稳态为1。只要电源正常就能长期保存信息，不需动态刷新，所以称为静态存储器。一
7、旦断电则信息将会丢失，属于易失性(挥发性)存储器。 与动态RAM相比，静态RAM的速度更快，功耗较大，集成度较低，常用于容量较小的存储器中。 改错题：静态RAM的静态二字含意是：在工作中它的内容静止不变。,6.2.1 半导体静态存储器举例,1、存储原理： 见教材P276页图6-3 六管静态MOS存储单元 2、芯片引脚功能 3、读/写时序,Intel2114是一种曾经广泛使用的静态MOS存储（SRAM）芯片，它的容量较小，为1K4位,即每个芯片上有1K个编址单元，每个单元有4位，因此，一块2114芯片有4096个存储电路单元，可以存储4096位二进制代码。,动态RAM,动态RAM依靠电容暂存电荷
8、来存储信息，电容充电至高电平为1，放电至低电平为0。由于暂存电荷会逐渐泄漏，需要定期补充电荷来维持为1的存储内容，这种方法称为动态刷新。由于需要动态刷新，所以称为动态存储器。在电源正常并采取动态刷新的条件下，可以长期保存信息。一旦断电则信息丢失，也属于易失性存储器。 与静态RAM相比，动态RAM功耗较小，集成度较高，但速度稍慢一些。常用来构成容量较大的存储器。,6.2.2 半导体动态存储器举例,1、存储原理： 见教材P279页图6-6 单管动态MOS存储单元 2、芯片引脚功能： 3、读/写时序： 4、动态刷新：,Intel2164是一种动态MOS存储（DRAM）芯片，容量为64K1位,即每个芯
9、片上有64K个编址单元，每个单元有1位。这64K个单元需要量6位地址寻址。,集中刷新方式 分散刷新方式 异步刷新方式,动态刷新,在动态存储器中，定期对原存信息为1的电容补充电荷，称为动态刷新。动态刷新的方法是：存储器中各存储芯片同时按行地读出重写。全部刷新一遍所允许的最大时间间隔称为最大刷新周期，一般为2ms。 动态刷新的安排方式有三种：集中刷新、分散刷新、异步刷新，目前广泛采用后一种，或是利用DMA方式实现，或是设置专门的刷新逻辑，或是将刷新逻辑集成在存储芯片内部。,动态刷新安排方式: (1)集中刷新方式:在2ms内集中安排所有刷新周期.适用于实时性要求不高的场合. (2)分散刷新方式:各刷
10、新周期安排在存取周期中.适用于低速的系统中. (3)异步刷新方式:各刷新周期分散安排. 例如:2ms内分散安排128个刷新周期, 2ms/128=15.6us,所以每隔15.6us可提出一次刷新请示,安排一个刷新周期刷新一行,2ms内刷新完毕.,6.2.3 半导体只读存储器举例,半导体只读存储器的种类： 1、可重编程只读存储器（EPROM） （1）工作原理 （2）引脚功能与工作方式 2、电擦除可重写只读存储器（EEPROM）和快擦写存储器（Flash Memory）,掩模型只读（MROM）存储器 一次编程型只读（PROM）存储器 多次编程型只读存储器（EPROM等）,6 .3 主存储器组织,6
11、.3.1 主存储器的逻辑设计 通过教材上的两例题学习有关知识 例6-1 例6-2 分析往届试卷上题目。,6.3.2 主存储器与CPU的连接,1、系统模式： 定义：系统模式是指系统内CPU与其他部件的连接模式。 分类：（按CPU与其他部件的连接方式） 最小系统模式 较大系统模式 专用存储总路线模式,（1） 最小系统模式： 定义：在一些小系统中，常将CPU芯片与存储芯片直接连接，即CPU通过地址线直接向存储器送出地址，通过数据线直接与存储器交换数据，通过控制信号线直接向存储器发出读/写命令，这种连接模式称。,CPU,M,地址,数据,R/W,（2） 较大系统模式： 定义：在有一定规模的计算机系统中，
12、由于系统总线除了需连接主存外还需连接多个I/O接口，为提高系统总线的驱动能力，增强总线的控制功能，CPU芯片通过地址锁存器、数据缓冲器和总线控制器等缓冲部件与系统总线相连接，主存储挂接在系统总线上，这种连接模式称。,CPU,M,地址,数据,R/W,数据缓冲器,地址锁存器,总线控制器,（3） 专用存储总线模式： 定义：当系统所带外围设备较多，并要求访存速度较高时，可以在CPU与主存储器之间建立一组专用的高速存储总线，以缓解因频繁使用系统总线而产生的瓶颈，这种连接模式称。,CPU,M,系统总线,存储总线,2、速度匹配与时序控制 由于CPU的工作速度高于主存的存取速度，所以计算机在时序控制上用两种周期（时钟周期和总线周期）。 3、数据通路匹配 总线的数据通路宽度：即数据总线一次能并行传送的位数，称为。 4、有关主存的控制信号： 读/写命令： 片选信号 选择命令 存储器扩展信号,6 .4 提高存储子系统性能的一些方法,该部分内容了解。 6.4.1 高速缓存技术 6.4.2 虚拟存储器 6.4.3 并行存储系统,小结,典型的存储子系统采取三级结构：Cache、主存、外存。 半导体存储又分为静态和动态两类。 用存储芯片构成半导体存储器的逻辑设计方法是全书的重点之一。,作业,第六章的四道题。,
