1、存 储 系 统,第 6 章,6.1 存储系统层次结构 6.2 主存储器6.2.1 主存储器概述6.2.2 主存储器的组成与控制 6.3 高速缓冲存储器6.3.1 Cache概述6.3.2 Cache的工作原理,6.3.3 Cache的组织方式6.3.4 替换算法和更新策略 6.4 虚拟存储器6.4.1 虚拟存储器概述6.4.2 段式虚拟存储器6.4.3 页式虚拟存储器6.4.4 段页式虚拟存储器6.4.5 快表与慢表,了解存储器的分类; 掌握主存储器的3种扩展方法; 掌握Cache的3种组织方式及算法; 掌握虚拟存储器的算法; 了解快表与慢表地址变换原理.,教 学 要 求,第 6.1节,存储器
2、概述,6.1 存储器概述,一、存储器分类,存储器,主存储器,随机存储器(RAM),只读存储器(ROM),双极型半导体存储器,MOS存储器（静态、动态）,可擦除可编程只读存储器EPROM，EEPROM,掩膜型只读存储器MROM,辅助存储器,磁盘(软盘、硬盘、盘组)存储器,磁带存储器,光盘存储器,缓冲存储器,按存储器在计算机系统中的作用分类： （1）高速缓冲存储器： cache是解决存取速度的重要方法; 在CPU和主存中间设置高速缓冲存储器， 构成高速缓存（cache）-主存层次，要求cache在速度上能跟得上CPU的要求。 （2）内存储器： 主存或内存它具有与CPU相匹配的存取速度， CPU与主
3、存可以直接交换数据。 （3）外存储器：辅存或外存。位于主机之外，具有较大容量，存取速度相对较慢。, 按存取方式分类： （1）随机存取存储器RAM:可随机读/写存储器中的任何存储单元的内容，且读写时间与存储单元的物理位置无关。（2）只读存储器ROM: ROM在制作时将信息写入，其后所存储的内容只能读出而不能写入。（3）顺序存取存储器SAM:SAM所存储的字或记录块按顺序存放和读出。信息记录格式以记录块（或数据块）为单位，加上间隔和标志区顺序排列若干记录块组成记录文件。（4）直接存取存储器DAM:DAM是在存取信息时先指向存储器中的一个小的区域（如磁盘上的一个磁道），然后再在这一小区内进行顺序检索
4、。它是顺序存取和随机存取的结合。, 按存储介质分类： （1）磁介质存储器:用磁性材料制造的存储器。如磁盘、磁带等。优点：存储容量大、成本低、存储信息不易丢失缺点：体积大、存取速度慢。 （2）半导体存储器:用半导体器件组成的存储器。优点：集成度高、体积小、容量大、存取速度快。（3）光存储器:由激光束在光盘的表面形成不同的刻痕而保存信息，读出时用激光束照射盘面，依靠盘面反射光强度的不同来读取信息。,6.1 存储器概述, 按信息的可保存性分类： （1）易失性存储器:断电后所存信息消失。半导体随机存储器RAM是易失性存储器。（2）非易失性存储器 :断电后仍然可以保存原来存储的信息而不丢失。而磁带和磁盘
5、等磁表面存储器，属非易失性存储器。,6.1 存储器概述,二、存储器的基本组成,1. 内存储器的存储单元,位 :二进制数的最基本单位，也是存储器存储信息的最小单位。存储字:一个二进制数由若干位组成，当这个二进制数作为一个整体存入或取出时这个二进制数称为存储字。存储单元或内存单元:存放存储字的内存空间存储体:大量存储单元的集合构成在大多数计算机系统中，内存是以字节为单位编址的。,6.1 存储器概述,A0 A1 AN-1 CS,D0 DM-1 RD WR,存储器芯片的逻辑框图,存储器的逻辑表示,地址译码器的作用就是用来接受CPU送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单
6、元进行读写操作。存储器地址译码有两种方式，通常称为单译码与双译码。(1) 单译码 单译码方式又称字结构，适用于小容量存储器。(2) 双译码 在双译码结构中，将地址译码器分成两部分，即行译码器(又叫X译码器)和列译码器(又叫Y译码器)。X译码器输出行地址选择信号，Y译码器输出列地址选择信号。行列选择线交叉处即为所选中的内存单元，这种方式的特点是译码输出线较少。,译码电路,常用的译码电路,6.1 存储器概述,单译码结构 双译码结构 双译码可简化芯片设计 主要采用的译码结构,6.1 存储器概述,74LS138引脚,74LS138经常用来作为存储器的译码电路。,6.1 存储器概述,74LS138的真值
7、表,6.1 存储器概述,第 6.2节,主存储器的组成与控制,1.主存储器的组成与控制,1.位扩展,【例1】,用64K*1位的芯片组成64K*8位的系统,字扩展: 数据位满足要求，需对地址空间进行扩展。 字扩展指的是增加存储器中字的数量。扩展方法: 将各芯片的地址线、数据线、读写控制线相应并联； 由片选信号来区分各芯片的地址范围。 动态存储器一般不设置CS端，但可用RAS端来扩展字数。只有当RAS由“1”变“0”时，才会激发出行时钟，存储器才会工作。,2.字扩展,所需芯片数量 = 64K*8位,16K*8位,= 4*1=4片,【例2】16K*8位静态芯片组成64K*8位存储器,2:4,地址空间分
8、配表,3.字位扩展,字位扩展:数据位和地址空间均不能满足系统要求，都需进行扩展。 扩展方法: 先位扩展，再字扩展； 位扩展先确定每组芯片的数量，该组芯片具有整个M要求的位数； 字扩展确定所需芯片的组数； 位扩展和字扩展时应遵循各自的连接规则,所需芯片数量 = 4K*8位,1K*4位,= 4*2=8片,【例3】利用2114芯片（1K*4位）组成4K*8位存储器,字扩展,位扩展,地址范围的确定,主要有以下三部分连接：1）地址线的连接2）数据线的连接3）控制线的连接 在连接中要考虑的问题有以下几个方面： 1）CPU总线的负载：CPU自已能带一个TTL负载，大系统要加上缓冲器。 2）CPU的时序和存储
9、器的存取速度之间的配合问题是否需要TW 3）存储器的地址分配和选片问题：内存分为RAM、ROM，RAM又分为数据区、程序区，各个部分如何区分 4）控制信号的连接：RD，WR，IO/M如何配合控制芯片,内存和CPU之间的连接,一片存储芯片的容量有限，因此存储器往往由许多存储芯片组成，各存储芯片是否被选中，被选中的芯片的某个单元是否被选中，由“片选”和“字选”信号决定。片选：CPU访问内存时，选中的构成一个字节所必须访问的存储芯片的信号。字选：对被选中的存储芯片，选中其中的某个存储单元，以便进行数据的存取。因此，对地址的译码分为： 高位地址参加片选（片外寻址） 低位地址参加字选（片内寻址）,内存和
10、CPU之间的连接,片选信号的产生,产生片选信号有两种方法：线选法 和 译码法。 译码法分为全局地址译码法和局部地址译码法用高位地址线直接作为存储芯片的片选信号，每一根地址线的两种状态选通二组芯片。 它通常用于所用存储芯片数量不多，而CPU寻址空间远远大于存储器实际容量的情况。 线选法，使存储器的地址存在间断现象和地址重叠现象。,线选法,【例】用2114芯片(1K*4位)组成4K*8位的RAM系统 （1）计算出所需的芯片数 （2）构成数据总线所需的位数和系统所需的容量 （3）控制线，数据线，地址线的连接： 线选方式 局部译码选择方式 全局译码选择方式,（1）所需芯片数量,4K*8位,1K*4位,
11、4*2=8片,字扩展,位扩展,A15 A14 A13 A12 A11 A10A9A0CPUD7D0WE,1、线选方式,线选方式地址分布,线选法特点：1）线路简单，节省译码器；2）易产生地址冲突和地址重叠； 3）适合只有2组芯片的系统；,用全部的高位地址线（空闲的地址线）通过译码器编码产生片选信号。 全地址译码时，存储器的地址是连续且惟一的，即无地址间断现象和地址重叠现象。,高位地址线（空闲地址线）中的一部分用来参加译码，产生片选信号。 该方法常用于不需全部地址空间的寻址能力，但采用线选法地址线又不够的情况。 该方法也会使存储器的地址存在间断现象和地址重叠现象。,局部地址译码法,全局地址译码法,
12、译码法分为局部地址译码法和全局地址译码法,A15 ： A12 A11 A10A9A0CPUD7D0WE,2、局部译码,2:4 译 码 器,局部译码地址分布,局部译码特点：易产生地址重叠 【例】无论A15A14A13A12 为何值，均可选中M中的一个单元,M,0000H1000H2000HF000H,A15 A10A9A0CPUD7D0WE,3、全局译码,6:64 译 码 器,全局译码地址分布,全局译码特点： 1）每个单元的地址是唯一的； 2）各芯片组之间不存在地址重叠和地址冲突问题；,第 6.3节,Cache高速缓冲存储器,Cache高速缓冲存储器,6.5.1 高速缓存工作原理, 程序访问的局
13、部性 时间局部性:在一小段时间内，最近被访问过的程序和数据很可能再次被访问；空间局部性: 这些最近被访问过的程序和数据，往往集中在一小片存储区域中； 指令执行顺序方面：指令顺序执行比转移执行的可能性要大（大约为5:1），因此，合理地把数据和程序放在不同的存储介质中。,6.3,Cache高速缓冲存储器,1.高速缓存工作原理, 高速缓冲技术利用程序的局部性原理，把程序中正在使用的部分（活跃块）存放在一个高速的容量较小的Cache中，使CPU的访存操作大多数针对Cache进行，从而 使程序的执行速度大大提高。 Cache介于CPU和内存之间，将Cache和内存有机的结合起来，借助于辅助硬件组成Cac
14、he内存层次。Cache的存取速度接近于CPU的工作速度，但是容量较小。,6.3,先进先出（FIFO）算法:总是把一组中最先调入cache存储器的字块替换出去，它不需要随时记录个字块的使用情况，实现容易,开销小;可能会把一些经常使用的程序块替换掉。 近期最少使用（LRU）算法:把一组中近期最少使用的字块替换出去。需要纪录cache中每个字块的情况，来确定哪个字块是近期最少使用的。命中率要比FIFO算法高，但实现比较复杂，系统开销大。 随机替换 :从特定的行位置中随机地选取一行换出即可。这种策略硬件实现最容易，而且速度也比前两种策略快。 是随意换出的数据很可能马上又要用，从而增加了映射次数，降低
15、了命中率和cache 的工作效率。,2. 替换策略,6.3 Cache高速缓冲存储器,当CPU发出读请求时，如果Cache命中，就直接对Cache进行读操作，与内存无关；如果Cache不命中，则仍需访问内存，并把该块信息一次从内存调入Cache内。若此时Cache已满，则须根据替换算法，用这个块替换掉Cache中原来的某块信息。,3.Cache读/写,1）Cache的读操作,6.3 Cache高速缓冲存储器,3 Cache读/写,Cache中的内容只是主存中部分内容的一个副本，因此Cache中的内容应该与主存中数据保持一致。但是对Cache的写入将更改其中的内容，就会遇到如何保持Cache与主存中的内容一致的问题，处理的方法主要有以下三种： 写回法 全写法 写一次法,2）Cache的写操作,6.3 Cache高速缓冲存储器,
