基于fpga的mcs-51单片机的定时模块设计毕业设计.doc

1、基于 FPGA 的 MCS-51 单片机的定时模块设计I摘 要随着计算机技术的发展，单片机技术已经成为计算机技术中的独立分支，并且由于其自身具有的优越性（小巧灵活、控制能力强、成本低、易于产品化等） ，使其在社会的各个领域得到了广泛的应用，与我们的生活紧密相连，特别是在工业控制和仪表仪器智能化中起着及其重要的作用。但随着社会的发展，单片机也存在一些弊端，其速度、规模、性能等指标越来越难以满足用户的需求，因此单片机的开发、升级面临着新的挑战。随着可编程逻辑控制器技术的发展越来越成熟，为单片机的发展开辟了新的途径，为单片机的设计与升级提供了一种新的方法。本文采用的是以 FPGA 器件为载体，采用

2、EDA 设计中TOP-DOWN 和模块化设计思想进行系统设计，灵活运用 VHDL 描述语言对设计对象进行编程，来实现 MCS-51 单片机的定时、控制模块设计。最后以 EDA开发软件 Quartus II 为设计平台，经过编译、调试、修改、仿真测试，完成该设计。本课题研究表明，应用 EDA 技术实现单片机的结构设计发放时完全可行的，并符合单片机更快速、更高效的发展趋势。关键词：MCS-51 单片机， VHDL，EDA，FPGA，TOP-DOWN基于 FPGA 的 MCS-51 单片机的定时模块设计IIAbstractAlong with calculator technique of deve

3、lopment, list the slices machine technique have already become a calculator technique in of independence branch, and because of its oneself have of superiority(cleverly made and vivid, control the ability be strong, the cost be low, be easy to a product to turn.etc.), make it at society of each the

4、realm get extensive of application, with our life close connect with each other, especially have in the industry the control and the appearance instrument intelligence turn and it importance of function.But along with the development of society, list slice machine also existence-some irregularity, i

5、t speed, scale, function etc. the index sign be more and more hard satisfy the customers need, so list slice machine of development, get stripe to face new of challenge.Along with programmable logic controller technique of development more and more mature, for list slice machine of development devel

6、op new of path, is list slice the design of the machine with got stripe to provide a kind of new of method.This text adoption of take FPGA spare part as to carry a body, adoption the TOP-DOWN and the mold piece in the EDA design turn a design thought to carry on system design and use flexibly VHDL d

7、escription language to design the object carry on plait distance, realization MCS-51 list slice machine of in fixed time, control mold piece design.End with EDA development software Quartus II is design terrace, has been editted and translate, adjusted to try, modification, imitate true test, comple

8、tion should design.This topic research enunciation, application EDA technique realization list slice the structure of the machine design issue complete viable, and match list slice machine sooner soon, higher effect of development trend.Keyword:The machine, VHDL, EDA, FPGA of the MCS-51 list slice,

9、TOP-DOWN基于 FPGA 的 MCS-51 单片机的定时模块设计III目录摘 要 IAbstractII目录 III第一章 绪 论 11.1 课程设计背景知识 11.1.1 单片机的特点 11.1.2 单片机面临的问题 11.1.3 单片机与 FPGA/CPLD 的对比 21.2 课程研究的目的以及要完成的任务 3第二章 相关技术介绍 42.1 EDA 技术简介 42.1.1 EDA 技术的含义 42.1.2 EDA 设计的主要流程 42.1.3 EDA 与传统的设计方法的比较 52.1.4 自顶向下(Top-Down)设计的基本概念 62.2 FPGA/CPLD 简介 72.3 硬件描

10、述语言 72.4 Quartus II 简介 9第三章 MCS-51 单片机的反向解剖 113.1 MCS-51 单片机的结构、原理 113.1.1 MCS-51 单片机概述 113.1.2 MCS-51 单片机内部结构与工作原理 113.2 MCS-51 单片机的指令系统的实现原理 15第四章 MCS-51 单片机的定时模块设计 174.1 定时模块设计 174.1.1 模式 0204.1.2 模式 1244.1.3 模式 2244.1.4 模式 3244.2 小结 28第五章 总结与展望 30参考文献 31致谢 32附录 33计数器/定时器程序源代码 33基于 FPGA 的 MCS-51

11、单片机的定时模块设计1第一章 绪 论1.1 课程设计背景知识1.1.1 单片机的特点单 片 机 属 于 计 算 机 的 一 个 种 类 ， 是 指 一 个 集 成 在 一 块 芯 片 上 的 完 整 计算 机 系 统 。 尽 管 他 的 大 部 分 功 能 集 成 在 一 块 小 芯 片 上 ， 但 是 它 具 有 一 个 完 整计 算 机 所 需 要 的 大 部 分 部 件 ： CPU、 内 存 、 内 部 和 外 部 总 线 系 统 ， 目 前 大 部分 还 会 具 有 外 存 。 同 时 集 成 诸 如 通 讯 接 口 、 定 时 器 ， 实 时 时 钟 等 外 围 设 备 。而 现 在

12、 最 强 大 的 单 片 机 系 统 甚 至 可 以 将 声 音 、 图 像 、 网 络 、 复 杂 的 输 入 输 出系 统 集 成 在 一 块 芯 片 上 。 单 片 机 也 被 称 为 微 控 制 器 （ Microcontroler） ， 是因 为 它 最 早 被 用 在 工 业 控 制 领 域 。 单 片 机 由 芯 片 内 仅 有 CPU 的 专 用 处 理 器发 展 而 来 。 最 早 的 设 计 理 念 是 通 过 将 大 量 外 围 设 备 和 CPU 集 成 在 一 个 芯 片中 ， 使 计 算 机 系 统 更 小 ， 更 容 易 集 成 进 复 杂 的 而 对 提 及 要

13、 求 严 格 的 控 制 设 备当 中 。单 片 机 小 巧 灵 活 ， 成 本 低 ， 易 于 产 品 化 ， 因 此 单 片 机 比 专 用 处 理 器 最 适合 应 用 于 嵌 入 式 系 统 ， 它 得 到 了 最 多 的 应 用 。 事 实 上 单 片 机 是 世 界 上 数 量 最多 的 计 算 机 。 现 代 人 类 生 活 中 所 用 的 几 乎 每 件 电 子 和 机 械 产 品 中 都 会 集 成 有单 片 机 。 单 片 机 芯 片 本 身 是 按 工 业 测 控 环 境 要 求 设 计 的 ， 能 适 应 各 种 恶 劣 环境 ， 可 靠 性 好 ， 温 度 适 应 范

14、 围 宽 。 这 是 其 他 几 种 无 法 比 拟 的 ， 单 片 锯 的 逻 辑控 制 功 能 很 强 ， 指 令 系 统 有 各 种 控 制 功 能 用 指 令 ， 很 容 易 构 成 各 种 规 模 的 应用 系 统 ， 以 扩 展 ， 可 以 很 方 便 的 实 现 多 级 和 分 布 式 控 制 。 单 片 机 已 对 人 类 社会 产 生 了 巨 大 的 影 响 ， 尤 其 是 美 国 Intel 公 司 生 产 的 MCS-51 单 片 机 ， 由 于其 具 有 集 成 度 高 、 处 理 功 能 强 、 可 靠 性 高 、 系 统 机 构 简 单 、 价 格 低 廉 等 优

15、点 ，客 观 的 发 展 表 明 ， MCS-51 可 能 最 终 形 成 事 实 上 的 MCU 芯 片1.1.2 单片机面临的问题（ 1） 低 速由 于 单 片 机 的 工 作 方 式 是 通 过 内 部 的 CPU 逐 条 执 行 的 软 件 指 令 来 完 成各 种 运 算 和 逻 辑 功 能 的 ， 因 而 无 论 多 少 高 的 可 能 的 工 作 的 工 作 时 钟 频 率 和 多么 好 的 指 令 时 序 方 式 ， 在 串 行 指 令 执 行 方 式 面 前 ， 其 工 作 速 度 和 效 率 必 将 大打 折 扣 。 因 此 ， 单 片 机 在 实 时 仿 真 、 高 速

16、工 控 或 高 速 数 据 采 样 等 许 多 领 域 尤显 力 不 从 心 。基于 FPGA 的 MCS-51 单片机的定时模块设计2（ 2） PC“跑 飞 ”在 强 干 扰 或 某 种 偶 然 的 因 素 下 ， 任 何 单 片 机 的 程 序 计 数 器 都 极 可 能 超 出正 常 的 程 序 流 程 “跑 飞 ”， 事 实 证 明 ， 无 论 多 么 优 秀 的 单 片 机 ， 在 手 强 电 磁干 扰 情 况 下 ， 单 片 机 都 无 法 保 证 其 仍 能 正 常 工 作 而 不 进 入 不 可 挽 回 的 “死机 ”状 态 。（ 3） 开 发 周 期 长单 片 机 是 执 行

17、 软 件 指 令 的 方 式 实 现 逻 辑 功 能 的 ， 不 同 的 单 片 机 通 常 具 有不 同 的 汇 编 语 言 ， 使 得 程 序 的 可 移 植 性 差 ， 此 外 ， 在 开 发 单 片 机 的 软 件 程 序中 需 要 随 时 顾 及 特 定 的 单 片 机 的 应 简 洁 共 和 外 围 设 备 接 口 。 所 以 这 一 切 导 致了 单 片 机 应 用 系 统 开 发 效 率 低 ， 开 发 周 期 时 间 长 。1.1.3 单片机与 FPGA/CPLD 的对比在 传 统 的 控 制 系 统 中 ， 人 们 常 常 采 用 单 片 机 作 为 控 制 核 心 。 但

18、 这 种 方 法硬 件 连 线 复 杂 ， 可 靠 性 差 ， 且 单 片 机 的 端 口 数 目 ， 内 部 定 时 器 和 中 断 源 的 个数 都 有 限 ， 在 实 际 应 用 中 往 往 需 要 外 加 扩 展 芯 片 ， 这 无 疑 对 系 统 的 设 计 带 来诸 多 不 便 ， 现 在 有 很 多 系 统 采 用 可 编 程 逻 辑 器 件 FPGA/CPLD， 现 场 可 编 程门 阵 列 ， 复 杂 可 编 程 逻 辑 器 件 )作 为 控 制 核 心 ， 它 与 传 统 设 计 相 比 较 ， 不 仅简 化 了 接 口 和 控 制 ， 提 高 了 系 统 的 整 体 性

19、能 及 工 作 可 靠 性 ， 也 为 系 统 集 成 创造 了 条 件 。下 面 我 们 来 看 单 片 机 和 FPGA/CPLD 的 对 比 ：(1)单 片 机 的 学 习 效 率 较 低 。 单 片 机 直 接 面 对 硬 件 ， 大 多 数 都 使 用 汇 编语 言 不 同 厂 家 生 产 的 单 片 机 其 汇 编 语 言 也 不 同 ， 并 且 ， 单 片 机 编 程 还 与 硬 件的 连 接 方 式 有 关 ， 而 FPGA/CPLD 可 使 用 标 准 硬 件 描 述 语 言 VHDL(Very high Speed integrated Circuit Hardware D

20、eseription Language)对 所 有 型 号 的FPGA/CPLD 编 程 。 同 时 ， VHDL 是 一 种 行 为 描 述 语 言 ， 可 以 远 离 硬 件 编 程 ，打 破 了 软 硬 件 之 间 的 屏 障 ， 使 学 习 和 设 计 的 效 率 大 大 提 高 。(2)单 片 机 本 身 的 速 度 相 对 FPGA/CPLD 来 显 得 太 慢 。 单 片 机 是 用 指 令排 队 形 式 来 执 行 指 令 的 ， 影 响 了 速 度 的 提 高 。 而 FPGA/CPLD 在 实 时 处 理时 均 为 并 行 工 作 ， 速 度 快 。(3)单 片 机 各 引

21、 脚 的 功 能 是 确 定 的 ， 而 FPGA/CPLD 可 以 根 据 需 要 用 软件 改 变 各 引 脚 的 功 能 。与 MCS-51 单 片 机 相 比 FPGA/CPLD 的 优 势 是 多 方 面 的 ， 以 下 是 他 们的 优 点 与 优 势 。基于 FPGA 的 MCS-51 单片机的定时模块设计3(1)编 程 方 式 简 便 、 先 进 。 FPGA/CPLD 产 品 越 来 越 多 地 采 用 了 先 进 的在 系 统 配 置 编 程 方 式 。(2)高 速 。 FPGA/CPLD 的 时 钟 延 迟 可 达 纳 秒 级 ， 结 合 其 并 行 工 作 方 式在 超

22、 高 速 应 用 领 域 和 实 时 测 控 方 面 有 非 常 广 阔 的 应 用 前 景 。(3)高 可 靠 性 。 除 了 不 存 在 SCM 所 特 有 的 复 位 不 可 靠 与 PC 可 能 跑 飞 等固 有 缺 陷 外 ， FPGA/CPLD 的 高 可 靠 性 还 表 现 在 几 乎 可 将 整 个 系 统 下 载 于 同一 芯 片 中 ， 从 而 大 大 缩 小 了 体 积 ， 易 于 管 理 和 屏 蔽 。(4)开 发 工 具 和 设 计 屠 言 标 准 化 ， 开 发 周 期 短 。 由 于 开 发 工 具 的 通 用 性 ，设 计 语 言 的 标 准 化 以 及 设 计

23、 过 程 几 乎 与 所 用 的 FPGA/CPLD 器 件 的 硬 件 结构 没 有 关 系 ， 使 得 设 计 成 功 的 各 类 逻 辑 功 能 块 有 很 好 的 兼 容 性 和 可 移 植 性 ，它 几 乎 可 用 于 任 何 型 号 的 FPGA/CPLD 从 而 使 得 片 上 系 统 的 产 品 设 计 效 率 大幅 度 提 高 。(5)功 能 强 大 ， 应 用 广 阔 。 目 前 FPGA/CPLD 可 供 选 择 范 围 很 大 ， 可 根据 不 同 的 应 用 选 用 不 同 容 量 的 芯 片 ， 利 用 它 们 可 实 现 几 乎 任 何 形 式 的 数 字 电路

24、或 数 字 系 统 的 设 计 。(6)易 学 易 用 ， 开 发 便 捷 。 FPGA/CPLD 应 用 的 学 习 不 需 太 多 的 预 备 知识 ， 只 要 具 有 通 常 的 数 字 电 路 和 计 算 机 编 程 基 础 知 识 ， 就 足 以 在 短 期 内 掌 握基 本 的 设 计 方 法 和 开 发 技 巧 。1.2 课程研究的目的以及要完成的任务本课题的目的：该课程是为了能运用新的先进的技术来实现单片机的功能，来减少单片机本身的缺点，更好的发挥单片机本身的优点，使单片机更加快速、小型化、高可靠性。本课题的任务是：以硬件描述语言(VHDL)完成整个系统逻辑的描述，采用 EDA

25、 设计中 TOP-DOWN 和模块化设计思想进行系统设计，灵活运用 VHDL描述语言对设计对象进行编程实现。最后以 EDA 开发软件 Quartus II 为设计平台，经过编译、调试、修改、仿真测试，完成了对 MCS-51 单片机的定时控制模块的设计与实现。基于 FPGA 的 MCS-51 单片机的定时模块设计4第二章 相关技术介绍2.1 EDA 技术简介 2.1.1 EDA 技术的含义EDA 是 电 子 设 计 自 动 化 （ Electronic Design Automation） 的 缩 写 ， 在 20世 纪 90 年 代 初 从 计 算 机 辅 助 设 计 （ CAD） 、 计 算

26、 机 辅 助 制 造 （ CAM） 、 计算 机 辅 助 测 试 （ CAT） 和 计 算 机 辅 助 工 程 （ CAE） 的 概 念 发 展 而 来 的 。20 世 纪 90 年 代 ， 国 际 上 电 子 和 计 算 机 技 术 较 先 进 的 国 家 ， 一 直 在 积 极探 索 新 的 电 子 电 路 设 计 方 法 ， 并 在 设 计 方 法 、 工 具 等 方 面 进 行 了 彻 底 的 变 革 ，取 得 了 巨 大 成 功 。 在 电 子 技 术 设 计 领 域 ， 可 编 程 逻 辑 器 件 （ 如CPLD、 FPGA） 的 应 用 ， 已 得 到 广 泛 的 普 及 ， 这

27、 些 器 件 为 数 字 系 统 的 设 计 带来 了 极 大 的 灵 活 性 。 这 些 器 件 可 以 通 过 软 件 编 程 而 对 其 硬 件 结 构 和 工 作 方 式进 行 重 构 ， 从 而 使 得 硬 件 的 设 计 可 以 如 同 软 件 设 计 那 样 方 便 快 捷 。 这 一 切 极大 地 改 变 了 传 统 的 数 字 系 统 设 计 方 法 、 设 计 过 程 和 设 计 观 念 ， 促 进 了 EDA技 术 的 迅 速 发 展 。EDA 技 术 就 是 以 计 算 机 为 工 具 ， 设 计 者 在 EDA 软 件 平 台 上 ， 用 硬 件 描述 语 言 HDL

28、 完 成 设 计 文 件 ， 然 后 由 计 算 机 自 动 地 完 成 逻 辑 编 译 、 化 简 、 分 割 、综 合 、 优 化 、 布 局 、 布 线 和 仿 真 ， 直 至 对 于 特 定 目 标 芯 片 的 适 配 编 译 、 逻 辑映 射 和 编 程 下 载 等 工 作 。 EDA 技 术 的 出 现 ， 极 大 地 提 高 了 电 路 设 计 的 效 率和 可 操 作 性 ， 减 轻 了 设 计 者 的 劳 动 强 度 。利 用 EDA 工 具 ， 电 子 设 计 师 可 以 从 概 念 、 算 法 、 协 议 等 开 始 设 计 电 子系 统 ， 大 量 工 作 可 以 通

29、过 计 算 机 完 成 ， 并 可 以 将 电 子 产 品 从 电 路 设 计 、 性 能分 析 到 设 计 出 IC 版 图 或 PCB 版 图 的 整 个 过 程 的 计 算 机 上 自 动 处 理 完 成 。2.1.2 EDA 设计的主要流程主要流程包括：行为级描述，行为级优化与 RTL 级描述的转化选定工艺库，确定约束条件，完成逻辑综合与逻辑优化，门级仿真，测试生成，布局布线(P&R: Place and Routing)，参数提取，后仿真，制版、流片。基于 FPGA 的 MCS-51 单片机的定时模块设计5图 21 EDA 设计流程图行为级描述行为级优化与 RTL 级描述的转化选定工

30、艺库，确定约束条件，完成逻辑综合与逻辑优化门级仿真测试生成参数提取后仿真制版、流片布局布线(P&R: Place and Routing)基于 FPGA 的 MCS-51 单片机的定时模块设计62.1.3 EDA 与传统的设计方法的比较传统的数字电子系统或 IC 设计中，手工设计占了较大的比例。一般先按电子系统的具体功能要求进行功能划分，然后对每个子模块画出真值表，用卡诺图进行手工逻辑简化，写出布尔表达式，画出相应的逻辑线路图，再据此选择元器件，设计电路板，最后进行实测与调试。手工设计方法的缺点是:(l)复杂电路的设计、调试十分困难。(2)如果某一过程存在错误，查找和修改十分不便。(3)设计过

31、程中产生大量文档，不易管理。(4)对于集成电路设计而言，设计实现过程与具体生产工艺直接相关，因此可移植性差。(5)只有在设计出样机或生产出芯片后才能进行实测。相比之下，EDA 技术有很大不同:(l)采用硬件描述语言(HDL)作为设计输入。(2)库(Library )的引入。(3)设计文档的管理。(4)强大的系统建模、电路仿真功能。(5)开发技术的标准化、规范化以及 IP 核的可利用性。(6)适用于高效率大规模系统设计的自顶向下设计方案。(7)全方位地利用计算机自动设计、仿真和测试技术。(8)对设计者的硬件知识和硬件经验要求低。(9)高速性能好。这是与以 CPU 为主的电子系统相比。(10)纯硬

32、件系统的高可靠性。山东大学工程硕士论文2.1.4 自顶向下(Top-Down)设计的基本概念现代集成电路制造工艺技术的改进，使得在一个芯片上集成数乃至数百万个器件成为可能，但我们很难设想仅由一个设计师独立设计如此大规模的电路而不出现错误。利用层次化、结构化的设计方法，一个完整的硬件设计任务首先由总设计师划分为若干个可操作的模块，编制出相应的模型（行为的或结构的），通过仿真加以验证后，再把这些模块分配给下一层的设计师，这就允许多个设计者同时设计一个硬件系统中的不同模块，其中每个设计者负责自己所承担的部分；而由上一层设计师对其下层设计者完成的设计用行为级上层模块基于 FPGA 的 MCS-51 单

33、片机的定时模块设计7对其所做的设计进行验证。自顶向下的设计（即TOP_DOWN设计）是从系统级开始，把系统划分为数个基本单元，然后再把每个基本单元划分为下一层次的基本单元，一直这样做下去，直到可以直接用EDA元件库中的元件来实现为止。对于设计开发整机电子产品的单位和个人来说，新产品的开发总是从系统设计入手，先进行方案的总体论证、功能描述、任务和指标的分配。随着系统变得复杂和庞大，特别需要在样机问世之前，对产品的全貌有一定的预见性。目前，EDA技术的发展使得设计师有可能实现真正的自顶向下的设计。2.2 FPGA/CPLD 简介FPGA 和 CPLD 都是高密度现场可编程逻辑芯片，都能够将大量的逻

34、辑功能集成于-个单片集成电路中，其集成度己发展到现在的几百万门。复杂可编程逻辑器件(CPLD )、PAL(ProgranunableArrayLogic，可编程阵列逻辑)或GAL(GenericArrayLogic，通用阵列逻辑)发展而来的。它采用全局金属互连导线，因而具有较大的延时可预测性，易于控制时序逻辑，但功耗比较大。现场可编程门阵列(FPGA)是由掩膜可编程门阵列(MPGA)和可编程逻辑器件二者演变而来的，并将它们的特性结合在一起。因此 FPGA 既有门阵列的高逻辑密度和通用性，又有可编程器件的用户可编程特性。FPGA 通常由布线资源分隔的可编程逻辑单元(或宏单元)构成阵列，又由可编程

35、 I/O 单元围绕阵列构成整个芯片。其内部资源是分段互连的，因而延时不可预测，只有编程完毕才可以实际测量 CPLD 和 FPGA 建立内部可编程逻辑连接关系的编程技术有三种:1.基于 Fuse/Antifuse(熔丝/反熔丝)技术的器件只允许对器件编程一次，编程后不能修改，所以又被称为 OTP 器件，即一次性可编程 (oneTimeProgralluning)器件。其优点是集成度、工作频率和可靠性都很高，适用于电磁辐射千扰较强的恶劣环境。2.基于 EPROM/EEPROM(紫外线擦除电可编程/电可擦写可编程)存储器技术的可编程逻辑芯片能够重复编程 100 次以上，系统掉电后编程信息也不会丢失。3.基于 SRAM(静态随机存取存储器)技术的器件编程数据存储于器件的RAM 区中，使之具有用户设计的功能。在系统不加电时，编程数据存储在EPROM，EEPROM 硬盘、或软盘中。系统加电时将这些编程数据即时写入可编程器件，从而实现板级或系统级的动态配置。