1、第一阶段实验任务,1. OC门的应用实验： P145,2. 555应用电路设计: P151,3.用D触发器设计一个4进制计数器，再用门设计2-4线译码器：只能一个发光管亮（灌电流）（P163）,时间：第9周第10周,学习要求：,掌握TTL、CMOS与非门电路主要参数的测试方法及OC门、TS门的“线与”功能； 设计与安装测试逻辑门参数的实验电路，并进行参数测试； 学会运用集成逻辑门设计报警、延时等功能电路。,集成逻辑门及其基本应用,集成逻辑门及其基本应用,一、TTL门电路的主要参数及使用规则,1. TTL与非门电路的主要参数,2. TTL器件的使用规则,二、CMOS门电路的主要参数及使用规则,1
2、. CMOS与非门电路的主要参数,2. CMOS器件的使用规则,三、集成逻辑门的基本应用（以自学为主）,4. 集电极开路(OC)门和三态(TS)门的应用,3. 门电路构成的触发器,一、TTL门电路的主要参数及使用规则,1. TTL与非门电路的主要参数,静态功耗PD:,输出高电平VOH :,输出低电平VOL :,扇出系数NO :,PD 50 mW,VOH 3.5 V，为逻辑1；,VOL 0.4 V，为逻辑0；,NO = IOL/IIS,一般：IIS 1.6mAIOL 16mA,一、TTL门电路的主要参数及使用规则,1. TTL与非门电路的主要参数,平均传输延迟时间tpd :,直流噪声容限VNH和
3、VNL :,tpd= (tPLH+tPHL)/2,tpd的数值很小，一般为几纳秒至几十纳秒。,指输入端所允许的输入电压变化的极限范围。,VNH= VOH minVIH min,VNL= VIL maxVOL max,一、TTL门电路的主要参数及使用规则,2. TTL器件的使用规则,电源电压+VCC: 只允许在+5V10%范围内，超过该范围可能会损坏器件或使逻辑功能混乱。,电源滤波 TTL器件的高速切换会产生电流跳变，其幅度约4mA5mA。该电流在公共走线上的压降会引起噪声干扰，因此，要尽量缩短地线以减小干扰。可在电源端并接1个100F的电容作为低频滤波及1个0.01F0.1F的电容作为高频滤波
4、。,输出端的连接 不允许输出端直接接+5V或接地。除OC门和三态(TS)门外，其它门电路的输出端不允许并联使用，否则，会引起逻辑混乱或损坏器件。,输入端的连接 输入端串入1只1k10k电阻与电源连接或直接接电源电压+VCC来获得高电平输入。直接接地为低电平输入。,或门、或非门等TTL电路的多余的输入端不能悬空，只能接地；,与门、与非门等TTL电路的多余输入端可以悬空(相当于接高电平)，但易受到外界干扰，可将它们接+VCC或与其它输入端并联使用，输入端并联时，从信号获取的电流将增加。,2. TTL器件的使用规则,二、CMOS门电路的主要参数及使用规则,1. CMOS与非门电路的主要参数,电源电压
5、+VDD: +VDD一般在+5V+15V范围内均可正常工作，并允许波动10%。,静态功耗PD : 约在微瓦量级。,输出高电平VOH : VOHVDD 0.5V为逻辑1。,输出低电平VOL:VOLVSS+0.5V为逻辑0(VSS=0V)。,扇出系数NO :在工作频率较低时，扇出系数不受限制。但在高频工作时，由于后级门的输入电容成为主要负载，扇出系数将受到限制，一般NO=1020。,二、CMOS门电路的主要参数及使用规则,1. CMOS与非门电路的主要参数,平均传输延迟时间tpd : CMOS电路的平均传输延迟时间比TTL电路的长得多，通常tpd200ns。,直流噪声容限VNH和VNL : CMO
6、S器件的噪声容限通常以电源电压+VDD的30%来估算。,当+VDD= +5V时，VNH VNL=1.5V，可见CMOS器件的噪声容限比TTL电路的要大得多，因此，抗干扰能力也强得多。,提高电源电压+VDD是提高CMOS器件抗干扰能力的有效措施。,2. CMOS器件的使用规则,电源电压+VDD:电源电压不能接反，规定+VDD接电源正极，VSS接电源负极(通常接地)。,二、CMOS门电路的主要参数及使用规则,输出端的连接：输出端不允许直接接+VDD或地，除三态门外，不允许两个器件的输出端连接使用。,输入端的连接：输入信号Vi应为VSSViVDD，超出该范围会损坏器件内部的保护二极管或绝缘栅极，可在
7、输入端串接一只限流电阻(10100 ) k ；,工作速度不高时，允许输入端并联使用。,多余的输出端不能悬空，应按逻辑要求直接接+VDD或VSS(地)；,三、集成逻辑门的基本应用,3. 门电路构成的触发器,S,R,vOH,vOL,X,三、集成逻辑门的基本应用,为何普通与非门的输出端不能并联（线与）使用？,4. 集电极开路门(OC门),三、集成逻辑门的基本应用,RL,VOH,三、集成逻辑门的基本应用,4. OC门和三态(TS)门的应用,因OC门输出端是悬空的，使用时一定要在输出端与电源之间接一电阻RL。,n个OC门线与驱动TTL门电路,IIH,IIH,IL,IOH,三、集成逻辑门的基本应用,4.
8、OC门和三态(TS)门的应用,因OC门输出端是悬空的，使用时一定要在输出端与电源之间接一电阻RL。,VOL,n个OC门线与驱动TTL门电路,IIL,IIL,IL,IOL,VOH,VOH,IOH,三、集成逻辑门的基本应用,三态(TS)门与普通门电路不同之处在于多了一个控制端(又称禁止端或使能端EN) 。,将三态缓冲驱动器的输出端直接并联到一条公共总线上，当它们的控制端C轮流为低电平时，可将各组数据轮流地传送到总线上。,4. OC门和三态(TS)门的应用,学习要求,定时器555及其基本应用, 了解555 定时器的内部结构，弄懂其工作原理；, 熟练安装与测试各实验电路，独立完成所布置的实验设计制作任
9、务。, 掌握555构成的单稳态触发器、多谐振荡器及施密特触发器的工作原理与应用电路的设计方法。,一、555的内部结构及性能特点,二、555组成的基本电路及应用,定时器555及其基本应用, 电路的内部结构,1. 单稳态触发器及其应用,2. 多谐振荡器 及其应用,3. RS触发器和施密特触发器的应用, 工作原理, 性能特点,一、555的内部结构及性能特点,电阻分压器,电压比较器,基本RS触发器,复位输入端(0),1. 电路的内部结构,集电极开路输出三极管,0,1,0,如果悬空,2、工作原理,2/3VCC,1/3VCC,VCC,一、555的内部结构及性能特点,复位,0,如果悬空,0,1,0,1,1,
10、0,1,1,0,1,1,保持,2、工作原理,2/3VCC,1/3VCC,VCC,一、555的内部结构及性能特点,555定时器功能表,1、单稳态触发器,接通电源电路进入稳态: 输出VO=0。,二、555的应用,vO,vi,vC,1、单稳态触发器,当vI下降沿到达时, 电路进入暂稳态,二、555的应用,tP,电容放电, 电路自动返回到稳态,tP1.1RC,v,2,3,V,CC,1,3,V,CC,v,C,0,t,1,t,2,tPL,tPH,tPL=R2C1n20.7R2C,tpH = (R1+R2)C1n20.7(R1+R2)C,不变,不变,导通,0,截止,1,导通,0,T,VO,TL,TH,输 出
11、,输 入,截止,2. 多谐振荡器,3. 施密特触发器,第一阶段实验任务,1. OC门的应用实验： P145,2. 555应用电路设计: P151,3.用D触发器设计一个4进制计数器，再用门设计2-4线译码器：只能一个发光管亮（灌电流）（P163）,时间：第9周第10周,第一阶段实验任务,1. OC门的应用实验： P145,2. 555应用电路设计: P151,对发光二极管：取正向压降VF1.5V，取电流IF=2mA进行计算。(p19),设计要求（见框图）：,请用74LS74和逻辑门设计并组装一个模4的计数器；,用逻辑门设计并组装一个“2-4线译码器”（见真值表）；,译码器的输出接发光二极管，每
12、次只允许一只发光管亮，使发光二极管轮流发光；,3. D触发器与逻辑门应用电路设计:,2-4线译码器真值表,实验的具体要求及注意事项：,1. 集成逻辑,信号源用TTL OUT端子；,电源（5V），核对无误，再接入！,观察波形时，示波器用直流耦合输入方式；,验收时，要有RL、 RD的计算过程; 用坐标纸画出vi、vo、vo1、vo2的波形并标出VOH、VOL的值； 画出逻辑电路图（应标上管脚号）;,实验的具体要求及注意事项：,2. 555应用电路设计,触摸灯，要求有R、C的计算过程，并记录发光管亮的实际时间；,电源（5V），核对无误，再接入！,观察施密特触发器波形时，示波器用直流耦合输入方式，用坐标纸画出vi、vi、vo的波形，并在图上标出触发电平值。,画出逻辑电路图（应标上管脚号）;,实验的具体要求及注意事项：,3. D触发器与逻辑门应用电路设计,验收时，要有设计过程; 画出逻辑电路图（应标上管脚号）; 实验现象及测试结果记入自拟表格中。,将电路CP 改为1kHz输入，示波器用直流耦合输入方式，用坐标纸画出CP、Q1、Q0和译码器输出波形，注意波形的时序关系，并总结观察多个相关信号时序关系的方法。,5V,接地,2-4线译码器、OC门和 555 触摸灯电路,
