1、数字系统设计基础,第1章 概 述,2,1.0 数字系统和集成电路技术发展简史,1)集成度 DRAM:容量达几千M bit CPU:最高达一千M数量级的晶体管数目 ASIC:几百M等效逻辑门 2)主频主流芯片工作主频达3GHz以上，而实验中的芯片主频最高达20GHz以上。3)线宽现阶段工厂大批量生产所用技术为0.150.09um。但领先技术已达到0.06um，利用晶片直径为12英寸。,3,表1-1 超大规模集成电路技术发展趋势(19952010年),1.0 数字系统和集成电路技术发展简史,20世纪70年代，集成电路的主流产品是微处理器、 存储器以及标准通用逻辑电路。 IC制造商(IDM)在IC市
2、场中充当主要角色，IC设计只作为附属部门而存在。,20世纪80年代，集成电路的主流产品为微处理器(MPU)、微控制器(MCU)及专用IC(ASIC)。无生产线的IC设计公司与拥有生产线的代加工公司相结合的方式开始成为集成电路产业发展的新模式。,20世纪90年代，IC产业结构向高度专业化转化成为一种趋势，开始形成了设计业、制造业、封装业、测试业独立成行的局面。,据台湾半导体协会（TSIA）统计，现在台湾地区拥有263家芯片设计企业，规模和产值仅次于美国，远超韩国和中国大陆；拥有15家芯片制造企业和全球密度最高的12寸厂群落，仅次于韩国；拥有32家封装与37家测试厂，为全球之首。整体而言，台湾制造
3、了全球一半以上的芯片。,现场可编程门阵列(FPGA),1.0 数字系统和集成电路技术发展简史,图1-1集成电路分类,思考：2008年中兴招聘笔试题：FPGA与CPLD的区别？,定制部件又分为全定制和半定制两类。在半定制集成电路中所有的半定制集成电路又可以分为以下几类：,1.0 数字系统和集成电路技术发展简史, 门阵列：包括基本逻辑门、触发器等，用户根据需要确定联系方式。 基于标准单元设计：以单元库的形式提供，全定制集成电路也使用。 CPLD，PAL：可编程与或阵列，采用熔丝或绝缘门晶体管。 FPGA：由Xilinx，Altera等提供的基于RAM的阵列。,数字系统与SoC设计技术,VLSI工艺
4、技术的发展，使器件特征尺寸越来越小，数百万门级的电路可以集成在一个芯片上，差别很大的不同类型的器件也可以集成在同一个芯片上。这些都为系统集成开辟了广阔的工艺技术途径，导致了单片系统(SoC)的出现。,通常单片系统上常混合有数字系统和模拟器件。由于单片系统芯片在速度、功耗、成本上比多芯片系统有很大的优势，因此SoC设计技术变得越来越重要。,1.1 电子设计自动化技术及其发展,现代电子设计技术的核心已日趋转向基于计算机的电子设计自动化技术，即EDA(Electronic Design Automation) 技术。,ASIC和系统集成的迅速发展与EDA设计技术与工具的进步是分不开的. EDA技术是
5、以计算机科学和微电子技术发展为先导，汇集了计算机图形学、拓扑逻辑学、微电子工艺与结构学和计算数学等多种计算机应用出来的一整套电子系统设计的软件工具。 实际上，纵观EDA技术的发展历程，ASIC和EDA技术两者是相辅相成，共同发展的。,1.1 电子设计自动化技术及其发展,EDA的发展可分为三个阶段： CAD(计算机辅助设计) CAE(计算机辅助工程) ESDA(电子系统设计自动化)。,这个时期的软件主要还是针对产品开发分为设计、分析、生产、测试等多个独立的软件包。每个软件只能完成其中的一项工作。,1. CAD阶段(20世纪60年代中期20世纪80年代初期),2. CAE阶段(20世纪80年代初期
6、20世纪90年代初期),1.1 电子设计自动化技术及其发展,这个阶段在集成电路与电子系统设计方法学以及设计工具集成化方面取得了许多成果。各种设计工具，如原理图输入、编译与连接、逻辑模拟、测试码生成、版图自动布局以及各种单元库均已齐全。运用这种系统，按照设计方法学制定的某种设计流程，可以实现由RT级开始，从设计输入到版图输出的全程设计自动化。这个阶段中主要采用基于单元库的半定制设计方法。,3. ESDA阶段(20世纪90年代以来),(1) 高层综合(High Level Synthesis，HLS)的理论与方法取得进展，从而将EDA设计层次由RT级提高到了系统级(又称行为级)。,(2) 采用硬件
7、描述语言(Hardware Descriprion Language，HDL),这个阶段的EDA技术主要有以下特征：,1.1 电子设计自动化技术及其发展,(3) 采用平面规划(Floorplaning)技术对逻辑综合和物理版图设计进行联合管理，做到在逻辑综合早期设计阶段就考虑到物理设计信息的影响。,(4) 可测性综合设计,(6) 建立并行设计工程(Concurrent Engineering，CE)框架结构的集成化设计环境。,3. ESDA阶段(20世纪90年代以来),这个阶段的EDA技术主要有以下特征：,1.1 电子设计自动化技术及其发展,(5) 为带有嵌入IP核的ASIC设计提供软、硬件协
8、同设计工具。,1.2 电子设计自动化应用对象,利用EDA技术进行电子系统设计，最后的实现的目标,全定制或半定制ASIC,FPGA/CPLD（或称可编程ASIC）开发应用,PCB（印制电路板）,1.2 电子设计自动化应用对象,门阵列ASIC,1. 超大规模可编程逻辑器件,2. 半定制或全定制ASIC,标准单元ASIC,全定制芯片,3. 混合ASIC,作为EDA技术最终实现目标的ASIC，可以通过三种途径来完成,FPGA、CPLD,指既具有面向用户的FPGA可编程功能和逻辑资源，同时也含有可方便调用和配置的硬件标准单元模块，如CPU、RAM、ROM、硬件加法器、乘法器、锁相环等。混合ASIC为SO
9、C和SOPC的设计实现提供了便捷的途径。,1.3 VHDL,硬件描述语言HDL是EDA技术的重要组成部分，常见的HDL主要有：,1.4 EDA的优势,1可以大大降低设计成本，缩短设计周期。,2库都是EDA公司与半导体生产厂商合作、共同开发。,3极大地简化设计文档的管理。,4极大地提高了大规模系统电子设计的自动化程度。,5设计者拥有完全的自主权，再无受制于人之虞,6良好的可移植与可测试性，为系统开发提供可靠的保证。,7能将所有设计环节纳入统一的自顶向下的设计方案中。,8在系统板设计结束后仍可利用计算机对硬件系统进行完整的测试。,1.5 面向FPGA的开发流程,1.5.1 设计输入,图1-2 FP
10、GA的EDA开发流程,KONXIN,1.5 面向FPGA的开发流程,1.5.1 设计输入,2. 硬件描述语言文本输入,1.5 面向FPGA的开发流程,1.5.2 综合（Synthesis）,将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配而成的过程。,设计过程通常从高层次的行为描述开始，以最底层的结构描述结束，每个综合步骤都是上一层次向下一层次的转换。,（1）从自然语言表述转换到VHDL语言算法表述，是自然语言综合。 （2）从算法表述转换到寄存器传输级（Register Transport Level，RTL）表述，即从行为域到结构域的综合，是行为综合。,1.5 面向F
11、PGA的开发流程,1.5.2 综合（Synthesis）,（3）从RTL（Register Transfer Level）级表述转换到逻辑门（包括触发器）的表述，即逻辑综合。 （4）从逻辑门表述转换到版图表述（ASIC设计），或转换到FPGA的配置网表文件，可称为版图综合或结构综合。,综合过程将把软件设计的HDL描述与硬件结构挂钩，是将软件转化为硬件电路的关键步骤，是文字描述与硬件实现的一座桥梁。综合就是将电路的高级语言（如行为描述）转换成低级的，可与FPGA/CPLD的基本结构相映射的网表文件或程序。,1.5 面向FPGA的开发流程,1.5.3 布线布局（适配）,适配器也称结构综合器，它的功
12、能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件。,适配所选定的目标器件必须属于原综合器指定的目标器件系列。通常，EDA软件中的综合器可由专业的第三方EDA公司提供，而适配器则需由FPGA/CPLD供应商提供，因为适配器的适配对象直接与器件的结构细节相对应。,1.5 面向FPGA的开发流程,1.5.4 仿真,时序仿真：接近真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数，因而仿真精度高。但时序仿真的仿真文件必须来自针对具体器件的适配器,功能仿真：直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计要求的过程。,仿真
13、就是让计算机根据一定的算法和一定的仿真库对EDA设计进行模拟，以验证设计，排除错误。仿真是在EDA设计过程中的重要步骤。,两种不同级别的仿真测试 ：功能仿真、时序仿真,1.5 面向FPGA的开发流程,把适配后生成的下载或配置文件，通过编程器或编程电缆向FPGA或CPLD进行下载，以便进行硬件调试和验证（Hardware Debugging）。,1.5.5 下载和硬件测试,编程（Program）：对CPLD的下载。,配置（Configure） ：对FPGA中的SRAM进行直接下载的方式 。,但对于反熔丝结构和Flash结构的FPGA的下载和对FPGA的专用配置ROM的下载仍称为编程。,1.6 Q
14、uartus II概述,Quartus II是Altera提供的FPGA/CPLD开发集成环境 。,Quartus II提供了完整的多平台设计环境，能满足各种特定设计的需要，也是单芯片可编程系统（SOPC）设计的综合性环境和SOPC开发的基本设计工具，并为Altera DSP开发包进行系统模型设计提供了集成综合环境。,在Quartus II上可以完成1.5节所述的整个流程，它提供了一种与结构无关的设计环境，使设计者能方便地进行设计输入、快速处理和器件编程。,1.6 Quartus II概述,Quartus II设计工具完全支持VHDL、Verilog的设计流程，其内部嵌有VHDL、Verilo
15、g逻辑综合器。,Quartus II也可以利用第三方的综合工具，如Leonardo Spectrum、Synplify Pro、FPGA Compiler II，并能直接调用这些工具。,Quartus II包括模块化的编译器 。编译器包括的功能模块有分析/综合器（Analysis & Synthesis）、适配器（Fitter）、装配器（Assembler）、时序分析器（Timing Analyzer）、设计辅助模块（Design Assistant）、EDA网表文件生成器（EDA Netlist Writer）、编辑数据接口（Compiler Database Interface）等。,1.
16、6 Quartus II概述,此外，Quartus II还包含许多十分有用的LPM（参数化模块库，Library of Parameterized Modules）模块。Altera提供的LPM函数均基于Altera器件的结构做了优化设计。,图1-2 Quartus II设计流程,1.6 Quartus II概述,Quartus II支持层次化设计，可以在一个新的编辑输入环境中对使用不同输入设计方式完成的模块（元件）进行调用，从而解决了原理图与HDL混合输入设计的问题。,在设计输入之后，Quartus II的编译器将给出设计输入的错误报告。可以使用Quartus II带有的RTL Viewer
17、观察综合后的RTL. Product introduction quartus2.swf,1.7 IP 核,IP：Intellectual Property。知识产权核或知识产权模块。是一段具有特定电路功能的硬件描述语言程序，该程序与集成电路工艺无关，可以移植到不同的半导体工艺中去生产集成电路芯片。,IP内核可以在不同的硬件描述级实现，由此产生了三类IP内核：软核、固核和硬核。这种分类主要依据产品交付的方式，而这三种IP内核实现方法也各具特色。,软IP：用VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。,1.7 IP 核,固IP：完成了综合的功能块。是软核和硬核
18、的折衷。,硬IP：供设计的最终阶段产品-掩膜。以经过完全的布局布线的网表形式提供，这种硬核既具有可预见性，同时还可以针对特定工艺或购买商进行功耗和尺寸上的优化。尽管硬核由于缺乏灵活性而可移植性差，但由于无须提供寄存器转移级(RTL)文件，因而更易于实现IP保护。,1.8 EDA技术的发展趋势,EDA技术在进入21世纪后，得到了更大的发展,在FPGA上实现DSP（数字信号处理）应用成为可能,在一片FPGA中实现一个完备的数字处理系统成为可能,功能强大的EDA软件不断推出,电子技术领域全方位融入EDA技术,EDA使得电子领域各学科的界限更加模糊，更加互为包容,1.8 EDA技术的发展趋势,EDA技
19、术在进入21世纪后，得到了更大的发展,基于EDA的用于ASIC设计的标准单元已涵盖大规模电子系统,软硬IP(Intellectual Property)核在电子行业的产业领域广泛应用,SOC高效低成本设计技术的成熟,使复杂电子系统的设计和验证趋于简单。,ESL的目标是系统级模型的协同软、硬件设计一个业界追求已久但近期才取得重要进展的宏伟目标。随着SystemC已提交给IEEE P1666工作组，它已被接受并成为广泛使用的系统级建模标准。许多世界领先的系统和半导体公司均已采用ESL设计，为产品提供必需的先进功能和高性能。,目前，EDA技术正在进入一个崭新的发展阶段ESL(电子系统级)设计。ESL
20、设计是能够让电子系统设计者以紧密耦合方式开发、优化和验证复杂系统架构和嵌入式软件的方法学体系。,习题与思考题,1.1 数字系统和集成电路技术发展经历了哪三次大的变革？1.2 数字系统EDA技术经历了哪几个发展阶段？1.3 IP核有哪几种，特点是什么？1.4 面向FPGA的数字系统设计流程有几步？1.5 熟悉一下Quartus2和MAXPLUS2.,全定制和半定制,全定制集成电路:按规定的功能、性能要求，对电路的结构布局、布线均进行专门的最优化设计，以达到芯片的最佳利用。,半定制集成电路:由厂家提供一定规格的功能块，如门阵列、标准单元、可编程逻辑器件等，按用户要求利用专门设计的软件进行必要的连接，从而设计出所需要的专用集成电路，称为半定制电路。,返回,
