1、第5章 常用时序逻辑模块及其应用,常用时序逻辑模块,计数器,寄存器,基本原理,管脚功能,实际应用,5.1 计 数 器,能对脉冲的个数进行计数的电路称计数器。把计数电路用集成工艺制造在一个芯片内，并引脚封装成集成模块,计数器模块的分类,按数的进制分,按计数规律分,按触发信号分,按使用的开关元件分,十进制计数器,加法计数器,减法计数器器,可逆计数器（可加或减）,同步计数器,异步计数器,TTL计数器,CMOS计数器,二进制计数器,5.1.2 典型计数器模块,174LS169,同步计数,可逆（可进行加或减法记数）,二进制（四位二进制记数，00001111，16种计数状态）,同步预置数输入（在CP下可置
2、00001111 中的任意状态）,动态进位输出（记数至1111时同时输出进位信号）,引脚图,功能图,输出,置数输入,控制输入,V /,ENP 能使端，低电平有效 GND 电源负端 LOAD 预置数端，低电平有效。LOAD=0时有效，将d3 d0数置入计数器 ENT 能使端，低电平有效，与ENP配合使用 Q3 Q0 数据输出端 RCO 动态进位输出端 VCC 电源正端,CLK 计数脉冲输入端,D3 D0 预置数输入端,输入,输出,ENP+ENT,LOAD,CLK,D3 D2 D1 D0,Q3 Q2 Q1 Q0,1, ,保持原状态,0,0,d3 d2 d1 d0,d3 d2 d1 d0,0,1,1
3、, ,二进制加计数,0,0,1, ,二进制减计数,74LS169无清零端。当预置数端全接“0”，LOAD=0时即清“0”。当预置数端输入不同数时，可作为定值控制电路使用。两块以上串接使计数容量扩展。,功能表,174LS90,同步计数,二、五、十进制,异步清0、异步置9（不需CP触发即可置0000、置1001）,引脚图,功能图,输出,控制端,功能说明： 置数功能： 当R01=R02 =1，R91R92 =0，使计数器清零，即将Q3Q2Q1Q0=0000 当R01R02 =0， R91=R92=1，使计数器置9， 即将Q3Q2Q1Q0=1001。 二进制计数（模二）功能： 即2电路，也称2分频，由
4、CP1输入，Q0输出。 五进制计数（模五）功能： 即5电路，也称5分频，由CP2输入，Q3Q2Q1输出。 十进制计数（模十）功能： 即10电路，也称10分频，由CP1输入，CP2接Q0，Q3Q2Q1Q0输出8421十进制数；由CP2输入，CP1接Q3，Q0Q3Q2Q1输出5421十进制数。,输入,输出,说明,R01 R02,R91 R92,CP1CP2,Q3 Q2 Q1 Q0,1 1,0 , ,0 0 0 0,异步清0,1 1, 0, ,0 0 0 0,异步置0,0 ,1 1, ,1 0 0 1,异步置9, 0,1 1, ,1 0 0 1,异步置9, 0, 0, 0,二进制计数,由Q0输出,
5、0,0 ,0 ,五进制计数,由Q3Q2Q1输出,0 , 0, Q0,8421码十进制计数,由Q3Q2Q1Q0输出,0 ,0 ,Q3 ,5421码十进制计数,由Q0Q3Q2Q1输出,374LS163,同步计数,加法计数器,二进制（四位二进制记数，00001111）,同步预置数输入（在CP触发下可置00001111 中的任意数）,同步清零输入（在CP触发下可使Q3Q2Q1Q0=0000）,引脚图,功能图,功能说明： 当CLR=0时，使计数器同步清零。,当CLR=1，LOAD=0时，使计数器同步置数，将d3d2d1d0输入计数器。,当CLR=LOAD=1且使能端ENP=ENT=1时，计数器同步计数。
6、,当CLR=LOAD=1且使能端ENP、ENT中至少有一个为0时，计数器保持状态不变。,输入,输出,说明,CLR,LOAD,ENP ENT,CLK,D3 D2 D1 D0,Q3 Q2 Q1 Q0,0, , ,0 0 0 0,同步清0,1,0, ,d3 d2 d1 d0,d3 d2 d1 d0,同步置数,1,1,1 1, ,计数,1,1,0 , ,保持,1,1, 0, ,保持,CMOS计数器与与TTL计数器的引脚排列基本相同，便于替代，但应查手册核对。CMOS器件的二进制加法计数器，还有7位的CC4024、12位的CC4040、14位的CC4060等，可进行 分频。通过上述举例，要求读者能使用有
7、关手册看懂逻辑功能图和功能表。,5.1.3 用计数器模块构成任意N进制计数器 计数器模块通常设有清零端和置数端。 利用清零端和置数端可获得小于原计数容量的N进制计数器。 例如已有4位二进制加法计数器，其计数容量为16，现要求构成12进制计数器。 利用清零端控制只要把输出端引出，加上相应的门电路使计数到12时发出清零脉冲重新开始计数。 采用预置数的方法，可预置4，再进行12个计数脉冲就溢出归零。 在设计N进制计数器时要注意所选用模块是异步清零还是同步清零，是异步置数还是同步置数。 异步即只要清零脉冲或置数脉冲到过后立即清零或置数，而同步清零或置数则清零或置数脉冲出现后还要等待同步脉冲到达才执行清
8、零或置数。 判别模块是异步还是同步清零或置数应根据器件手册说明和逻辑功能表。在功能表中按清零端信号和置数端信号与时钟信号CP间的关系判别。,1利用同步清零或置数端获得N进制计数器的方法 同步清零或置数模块是在同步信号来到以后才清零或置数。 例如当计数到9后清零端或置数端出现有效电平，而必须在第10个同步信号过后才清零或置数。,用反馈归零法构成的14进制计数器,用反馈置数法构成的13进制计数器,0000,1011,1100,0110,1101,1010,0001,0010,1001,1000,0111,0101,0011,0100,0010,1101,1110,1000,1100,0011,01
9、00,1011,1010,1001,0111,0101,0110,2利用异步清零或置数的模块构成N进制计数器的方法 异步清零或置数模块不需要同步信号就清零或置数。 例如当计数到9后清零端或置数端出现有效电平，计数器立刻就清零或置数，不需要等到第10个同步信号到来。,用反馈归零法构成的7进制计数器,用反馈置数法构成的9进制计数器,0010,0011,0100,0100,0001,0110,0100,0101,0110,0111,0011,1000,0010,1001,3计数器容量的扩展 当计数容量超过现有计数器容量时可以进行扩展。 通常计数器都有进位输出端。把进位输出端的进位信号作为高一级计数器
10、同步输入信号即可进行容量扩展。 没有进位输出信号的可以利用该模块溢出时的信号进行容量扩展。,使用74LS90十进制计数器接成23进制计数时的连接图，先利用高位溢出时的信号（10010000时Q3产生的下降沿）作为高位同步信号使其级联为100进制计数器，再用反馈法构成23进制计数器,使用74LS163四位二进制计数器接成66进制计数时的连接图，先利用低位产生的进位信号控制高位使能端使其级联为256进制计数器，再用反馈法构成86进制计数器,5.1.4 计数器模块的应用 （1）由二块74LS393双四位二进制加法计数器构成秒信号发生器。,双四位二进制加法计数器。由1、2两部分加法计数器组成。CLK为
11、同步信号，负边沿触发。CLR为清零端，异步清零。,CP由晶体振荡器提供稳定频率的信号，f in =32768Hz。利用计数器对输入脉冲信号分频，经过一个4位二进制计数器就被除以24=16，经3个4位二进制计数器就被除以212，得到 f = =8 Hz。再经过3位计数器单元，得到 f = =1 Hz，便得到了秒脉冲信号,（2）在某企业的一条流水线上对产品进行计数，班最大产量小于1万个。采用4518双十进制同步加法计数器设计一个计数显示电路。,VCC 正电源 VSS 负电源 CPA 、CPB A、B部分输入计数脉冲 ACR 、BCR A、B部分清零端 APE 、BPE A、B部分计数脉冲输入控制端
12、 Q0 Q3 计数结果输出端,因为是同步十进制计数，当计数到第九个计数脉冲时，Q3Q2Q1Q0=1001，第10个脉到达后Q3Q2Q1Q0=0000，Q3能输出一个脉冲下降沿，可作为十进制高位的触发脉冲。因此上升沿触发个位。十位、百位、千位都采用PE端下降沿触发，并要求CP端为零。在各位计数器的输出端接上显示译码器及数码显示器，就组成了完整的计数显示系统,5.2 寄 存 器 把二进制数或代码暂时寄存起来的操作称作寄存。能寄存数据和代码的电路称为寄存器。,寄存器由触发器F0F1-Fn-1构成，在控制脉冲控制下存入或取出数码。可以采用串入串出、串入并出、并入并出、并入串出的方式使数码输送方式变换。
13、并行送数须用多位输送线但输送传输速度快。串行送数是采用一对线路，按位先后顺序发送，传输速度慢。,5.2.1 基本寄存器 1边沿触发型寄存器 由D触发器构成的基本寄存器，在输入端D存放数码，在控制脉冲作用下，把数码存入触发器。当输入数码变化时，在控制脉冲触发边沿作用下才把新数码存入。4位D型寄存器74LS175。,互补输出,CP上升沿触发寄存,2锁存型寄存器 锁存型寄存器与边沿触发型不同之处在于输入端只有使能端PE。PE=1，数据D被存入，而PE=0时锁存。74LS373是由8位D触发器构成的锁存器。,344寄存堆 74LS170 为44寄存堆，有16个由D锁存器构成的寄存单元。,74LS170
14、,V,CC,4,5,6,7,16,1,2,3,8,9,10,11,12,13,14,15,GND,0,1,3,2,D,D,D,D,0,1,3,2,Q,Q,Q,Q,EN,A,R,R0,1,3,2,D,D,D,D,0,0,1,3,2,Q,Q,Q,Q,74LS170,A,R1,EN,W,A,W1,A,W0,EN,W,EN,R,A,W1,A,W0,A,R0,A,R1,5.2.2 移位寄存器,移位寄存器集成模块主要有74LS164，它是8位移位寄存器（串入并出）；74LS165，8位移位寄存器（并入、串入串出）；74LS299，8位双向移位寄存器；74LS323，8位双向移位寄存器（三态输出）等。,CLR 清零端，低电平异步清零。 D0 /Q0 D7 /Q7 并行输入端和输出端共用。 S0S1 功能选择端，S0S1=11、CP时，并行数码输入。 G1G2 输出控制端， S0S1=00、G1G2=00时，并行输出。 DSR、QSR 分别为右移位串行输入和输出端，当S0S1=10，CP时，右移位。 DSL，QSL 分别为左移位串行输入和输出端，当S0S1=01，CP时，左移位。,
