1、3.4 MOS逻辑门,3.4.1 MOS晶体管,3.4.2 MOS反相器和门电路,3.4.1 MOS晶体管,MOS（Metal Oxide Semiconductor）集成电路的基本元件是MOS晶体管。MOS管有三个电极：源极S、漏极D和栅极G。它是用栅极电压来控制漏源电流。,MOS管有P型沟道和N型沟道两种，按其工作特性又分为增强型和耗尽型两类。下面以N沟道增强型MOS管为例进行讨论。,图3-4-2 N沟道增强型MOS管输出特性曲线,O,iDS,vDS,()非饱和区,()非饱和区,()截止区,vDS= vGS-VGS(th)N,vGS0,输出特性曲线和阈值电压,输出特性曲线表示在一定栅源电压
2、vGS下，漏源电流iDS和漏源电压vDS之间的关系。,非饱和区：vDS很小，当满足vDS(vGS-VGS(th)N)时， iDS基本上随vDS线性上升。vGS越大，曲线越陡，相应等效电阻越小。该区域又称为可调电阻区域。,饱和区：当vDS(vGS-VGS(th)N)以后，漏极附近的沟道被夹断。iDS不随vDS线性上升，而是达到某一数值，几乎近似不变。,截止区：vGSVGS(th)N，还没有形成导电沟道，因此iDS=0。,转移特性和跨导,MOS管的转移特性是指在漏源电压vDS一定时，栅源电压vGS和漏源电流iDS之间的关系。,当vGSVGS(th)N后，在vDS作用下才形成iDS电流。,vGS和i
3、DS之间的关系，通常用跨导gm这个参数表示。即：,它表明了vGS对iDS的控制能力，数值越大，栅极控制作用越强。,输入电阻和输入电容,MOS管的栅、源两极通常作为输入端，输入电阻实质上就是介质SiO2层的绝缘电阻。若SiO2的厚度在0.15m左右，绝缘电阻可达1012以上。MOS管的高输入电阻，使得其静态负载能力很强；栅极泄漏电流很小，可以将信息在输入端的栅极电容上暂存，为动态MOS电容和大规模存储电路的实现创造了条件。,MOS管的输入电容是指栅、源之间存在很小的寄生电容，其数值约为百分之几皮法到几皮法。,直流导通电阻,MOS管导通时，漏源电压vDS和漏源电流iDS的比值称为直流导通电阻,3.
4、4.2 MOS反相器和门电路,在MOS集成电路中，反相器是基本的单元。按其结构和负载不同，可大致分为四种类型。,(1) 电阻负载MOS电路(2) E/E MOS（Enhancement/Enhancement MOS）反相器(3) E/D MOS（Enhancement/Depletion MOS）反相器(4) CMOS（Complementary MOS）反相器,其中电阻负载MOS电路的输入器件是增强型MOS管，负载是线性电阻，这种反相器在集成电路中很少使用。本节主要讨论以MOS管作为负载器件的反相器及逻辑门电路。,图3-4-4 E/E MOS反相器,S,G,D,S,G,D,vI,vO,VD
5、D,TL,T0,E/E MOS反相器及逻辑门电路,特点：(1) 单一电源，结构简单；(2) 负载管始终工作于饱和区，工作速度低，功耗大；(3) 最大输出电压为VDD-VGS(th)NL，有不必要的电源损耗；(4) 输出高、低电平之比VOH/VOL =2gm0/gmL，又称为“有比电路”。,图3-4-5 E/E MOS反相器的图解分析,O,iDS,vDSL,VGS(th)NL,iDS=k(vDSL- VGS(th)NL)2,O,iDS,vDS0,VDD-VGS(th)NL,VDD,A,B,TL,T0,(a),(b),图3-4-6 E/E MOS与非门、或非门电路,A,Y,VDD,TL,T1,B,
6、T2,Y,VDD,TL,A,T1,B,T2,(a) E/E MOS与非门,(b) E/E MOS或非门,E/E MOS与非门、或非门电路,只有当输入信号大于VGS(th)NL时，对应的输入管才导通，否则截止。,图3-4-7 E/E MOS与门、或门电路,A,VDD,T3,T2,B,T1,T3,A,T1,B,T2,(a) E/E MOS与门,(b) E/E MOS或门,Y,T5,T4,VDD,Y,T5,T4,E/E MOS与门、或门电路,常用E/E MOS门电路还有采用PMOS管的，其电路形式与NMOS相同，不同的是：(1) 电源电压为负电压(-VDD)；(2) 输出高电平为0V，输出低电平为-
7、VDD-(-VGS(th)PL)。,图3-4-8 E/D MOS反相器,S,G,D,S,G,D,vI,vO,VDD,TL,T0,E/D MOS反相器及逻辑门电路,特点：(1) 最大输出电压VOH=VDD,充分利用电源；(2) 负载管在反相器开态时，具有恒流作用，可提高工作速度；(3) 制造中，尽量使|VGS(off)P|减小，使VOL接近0V。,图3-4-9 N沟道耗尽型MOS管特性曲线,O,iDS,vDS,vGS0,vGS0,vGS=0,图3-4-10 E/D MOS反相器负载线 的图解分析,O,iDS,vDS0,VDD,A,B,TL,T0,vI=VDD,图3-4-11 E/D MOS逻辑门电路,A,Y=AB,VDD,TL,T1,B,T2,Y =A+B,VDD,TL,A,T1,B,T2,(a) E/D MOS或非门,(b) E/D MOS与非门,E/D MOS与非门和或非门电路,以上介绍的MOS门电路都是静态门电路，功耗比较大，不便于组成大规模集成电路。在大规模集成电路中采用的是动态MOS逻辑电路，以减小功耗。,
