1、实验四：计数器的设计实 验 室： 实验台号： 19 日 期：2014/11/13专业班级： 姓 名： 学 号： 一、 实验目的1. 通过实验了解二进制加法计数器的工作原理。2. 掌握任意进制计数器的设计方法。二、 实验内容（一）用 D 触发器设计 4 位异步二进制加法计数器由 D 触发器组成计数器。触发器具有 0 和 1 两种状态，因此用一个触发器就可以表示 1 位二进制数。如果把 n 个触发器串起来，就可以表示 N 位二进制数。 （用两个 74LS74 设计实现）（二）利用 74LS161 设计实现任意进制的计数器设计要求：学生以实验台号的个位数作为所设计的任意进制计数器。先熟悉用 1 位
2、74LS161 设计十进制计数器的方法。 利用置位端实现十进制计数器。 利用复位端实现十进制计数器。提示：设计任意计数器可利用芯片 74LS161 和与非门设计，74LS00 为 2 输入与非门， 74LS30 为 8 输入与非门。74LS161 为 4 位二进制加法计数器，其引脚图及功能表如下。输入端时钟清除置数 P T输出端 QnX L X X X 清除 H L X X 置数 H H H H 计数X H H L X 不计数X H H X L 不计数三、 实验原理图1.由 4 个 D 触发器改成的 4 位异步二进制加法计数器2.由 74LS161 构成的十进制计数器四、 实验结果及数据处理1
3、. 4 位异步二进制加法计数器实验数据记录表二进制输出输入CP 数 Q3 Q2 Q1 Q0十进制数0 0 0 0 0 01 0 0 0 1 12 0 0 1 0 23 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 1 0 0 1 910 1 0 1 0 1011 1 0 1 1 1112 1 1 0 0 1213 1 1 0 1 1314 1 1 1 0 1415 1 1 1 1 152. 画出你所设计的任意进制计数器的线路图，并说明设计思路。 设计思路：九进制计数器。 （1）用置位法实现：当 Q3=1，Q2
4、=0 ，Q1=0，Q0=0,即十进制为 8 时，与非门两输入端均接 Q3，均为高电平。输出即 Error!D 低电位有效，并且要等到下一个时钟信号的上升沿到来的时候，就会完成置数，将计数器清零。从而实现了九进制计数的效果。（2）用复位法实现：当 Q3=1，Q2=0 ，Q1=0，Q0=1，即十进制为 9 时，与非门输入端 Q3，Q0 同时为高电平，输出即 Error!r 低电位有效，由于 Cr 不受时钟信号的控制，一旦出现低电位立刻清除，马上回到初始“0”状态，所以无法显示“9” ，只会出现 08,从而实现了九进制计数的效果。五、思考题1. 由 D 触发器和 JK 触发器组成的计数器的区别?答：
5、JK 触发器是将 JK 端都接“1”时实现反相；D 触发器是直接将Error! 接到本触发器的 D 端实现反相。2. 74LS161 是同步还是异步，加法还是减法计数器?答：74LS161 为同步加法计数器。3. 设计十进制计数器时将如何去掉后 6 个计数状态的?答：（1）置位法中，由于 Error!D 受时钟控制，当Q3=1，Q2=0，Q1=0 ，Q0=1, 即十进制为 9 时，与非门输入端 Q3，Q0 同时为高电平，输出即 Error!D 低电位有效，并且要等到下一个时钟信号的上升沿到来的时候，就会完成置数，将计数器清零，从而实现了去掉后 6 个计数状态。（2）复位法中，当 Q3=1，Q2=0 ，Q1=1，Q0=0，即十进制为 10 时，与非门输入端 Q3，Q1 同时为高电平，输出即 Error!r 低电位有效，由于 Error!r 不受时钟信号的控制，一旦出现低电位立刻清除，马上回到初始“0”状态，所以无法显示“10” ，只会出现 09,从而实现了去掉后 6 个计数状态。
