1、第四章 集成触发器,4.1 时序电路的特点,4.2 触发器的基本特性及其记忆作用,4.3 基本RS触发器,4.4 各种钟控触发器的逻辑特点,4.5 TTL集成主从触发器,4.6 TTL边沿触发器,4.7 CMOS触发器,4.8 集成触发器的参数,4.1 时序电路的特点,数字电路,组合电路,时序电路,时序电路的特征：电路的输出不仅和当前的输入有关，而且也和以前的输入有关。,组合电路的特征：电路的输出仅和当前的输入有关，与以前的输入无关。,时序电路=组合电路+存储记忆电路,常用的记忆元件是双稳态触发器（F-F:Flip-Flop),4.2 触发器的基本特性及其记忆作用,2.有两个能够保持的稳定状态
2、。若输入不发生变化，触发器必定处于其中的某一个稳定状态，并且可以长期保持下去。,触发器的特性：,定义,状态,状态,4.2 触发器的基本特性及其记忆作用,.在输入信号的作用下，触发器可以从一个稳定状态转换到另一个稳定状态，并再继续稳定下去，直到下一次输入发生变化，才可能再次改变状态。,定义：把输入信号发生变化之前（tn时刻）的触发器状态称为现在状态（原状态、当前状态），用n表示，把输入信号发生变化后（ tn+1时刻）触发器达到稳定时的输出状态称为下一状态（新状态、次态）用n表示。,现在状态和下一状态是相对于输入变化而言的，在某一个时刻输入变化后电路进入的下一状态，对于下一次输入变化而言，就是触发
3、器的现在状态。即下一状态是对某一时刻而言的，过了这个时刻就应看作现在状态。,4.2 触发器的基本特性及其记忆作用,触发器的下一状态是它现在状态和输入信号（用X表示输入信号的集合）的函数，即：Qn+1=f（Qn，X）,触发器具有两个稳定状态，可以记忆一位二进制数的两个状态。通过多个触发器的连接可以获得多种记忆状态。,下一状态方程（状态方程、特征方程）,触发器的分类,按触发方式分类：,按逻辑功能分类：,电位触发、主从触发和边沿触发方式。,R-S触发器、D触发器、J-K触发器和T触发器。,按存储数据的原理分类：,静态触发器：靠电路状态的自锁来存储数据。,动态触发器：通过在MOS管栅极输入电容上存储电
4、荷来存储数据。,本章介绍 静态触发器,4.3 基本触发器,4.3.1 电路结构及工作原理,1、结构,反馈使得vO1、vO2的状态能够保持。,1,0,0,1,0,保持不变,逻辑符号,保持不变,基本触发器,RS触发器,触发器的下一状态是其输入与现在状态的函数。,2、原理,SR=00,保持原状态,SR=01,0状态、置0、复位,SR=10,1状态、置1、置位,SR=11,不允许,1,1,1,1,1,0,0,1,0,1,1,0,1,1,0,1,1,0,0,0,若SR=11 00，应保持原状态，但S和R的变化有快有慢。,若R先变，SR=11 10 00 ，则次态为1状态。,若S先变，SR=11 01 0
5、0 ，则次态为0状态。,次态不确定,基本RS触发器不允许S=R=1出现，称为约束条件，即RS=0。,1、状态表,4.3.2 描述触发器（时序电路）的方法,将输入信号称为外输入，触发器的原状态Qn称为内输入。,SR=11，不允许，为约束条件，处理为任意项。,0,0,1,1,0,1,状态表以卡诺图的形式表示所有可能的输入（包括当前状态）与输出之间的关系。,Qn+1,4.3.2描述触发器（时序电路）的方法,2、功能表,简化的状态表，只列出外输入与Qn+1的关系，多用于器件手册。,Qn,0,1,保持,置0,置1,不允许,外输入取值的组合,与输入对应的输出状态,4.3.2描述触发器（时序电路）的方法,3
6、、状态方程（特征方程）,将所有可能的输入（包括当前状态）与输出之间的关系用函数式表示出来。,R S=0,RS触发器的状态方程（特征方程）,约束条件,Qn+1,4.3.2描述触发器（时序电路）的方法,约束条件,与非门构成的 触发器的状态方程（特征方程）,4.3.2描述触发器（时序电路）的方法,4、波形图（时序图）,表示输入信号和输出Q之间对应关系的工作波形图称作时序图。,理想触发器波形图,0,1,触发器的延迟,tpd,tpd,2tpd,2tpd,为了保证输出的稳定变化，基本RS触发器输入信号的持续时间应大于2tpd。,学了本章应会画时序图。已知输入信号和初始状态，能画出与输入对应的输出信号波形。
7、,0,1,4.3.2描述触发器（时序电路）的方法,5、状态图（状态转移图）,以图形的方式表示输出状态转换的条件和规律。在状态图中，以圆圈表示各个状态，圈内标明状态名或取值，用带箭头的线表示状态的转换，箭头指向新状态，线上标注状态转换的条件/输出。,SR=10/,SR=01/,每一个状态在所有可能的输入取值下的下一状态都应标注出来。,4.3.2描述触发器（时序电路）的方法,6、激励表,列出已知的状态转换和所要求的输入条件的表格叫激励表。,0,1,0,0,1,0,状态转换情况,输入激励条件,以Qn和Qn+1为变量，以对应的输入信号为函数的关系表。即在什么激励条件下，发生什么样的状态变化。,4.3.
8、3 基本触发器的特点,动作特点： 输入信号S或R为高电平时，都能直接改变输出端的状态（因为输入信号直接加到了输出门上）。,直接置（复）位触发器,1、状态转换由R、S决定，属于异步时序电路。,2、输入有限制，使用不便；,钟控触发器,在一些数字系统中，要求触发器的状态不是在输入信号变化时立即转换，而是等待一个控制脉冲到达时才转换，这个控制脉冲称为时钟脉冲CP。,用一个时钟信号CP保持整个时序系统协调工作的电路称为同步时序电路。,转换时刻受时钟信号控制的触发器称为钟控触发器。,4.4 各种钟控触发器的逻辑功能,4.4.1 钟控RS触发器,0,CP=0时，Qn+1=Qn，触发器保持原状态。,CP=1时
9、，电路为基本RS触发器。,1,R S=0,CP=0时，触发器状态不变； 在CP=1时，触发器状态跟随输入S、R的变化而变化。,电位触发,约束条件,1,1,输入控制门,钟控RS触发器的逻辑功能波形图,CP=1期间，SR保持不变。,缺点：对输入有限制，使用不方便。,0,4.4.2 钟控D触发器,CP=1时，把数据传给Q，CP=0时，保持输出不变。,钟控D触发器的功能：在时钟信号作用下，将输入的数据接收并保存。,钟控D触发器的状态方程,4.4.3 锁存器,完成数据存储功能的电路称为锁存器（Latch）。,由于D触发器有直接存储数据的功能，一般都是用D触发器构成锁存器。,把若干个钟控D触发器的控制端C
10、P连接起来，用一个公共的控制信号来控制，而各个数据端仍然是各自独立地接收数据， 可以构成多位锁存器。,8位D锁存器74LS373,双向数据总线1,双向数据总线2,0,1,高阻,1,0,高阻,CP,4.4.3 锁存器,锁存器仍然是一种电位控制的触发器，在控制信号有效时，输出随输入数据的变化而变化。,有的资料将由脉冲边沿触发的D触发器构成的数据寄存器也称为锁存器。,锁存器不能用在同步时序系统中构成计数器、移位寄存器或其它同步电路。,透明式锁存器,非透明式锁存器,4.4.4 钟控JK触发器,CP=0时，Qn+1=Qn，保持原状态。,0,1,1,CP=1时，输入控制门被打开。,1,约束条件自动满足,输
11、入没有限制，并且有两个输入端。,钟控JK触发器的状态方程,4.4.5 钟控T触发器,将JK触发器的J和K接在一起作为T输入端，构成T触发器。,J=K=T,若T1或没有T输入端，所构成的触发器称为T触发器。,T触发器来一个时钟脉冲就翻转一次，因此又叫计数触发器。,钟控T触发器的状态方程,钟控T触发器的状态方程,1,T触发器的时序波形图,TQ=2TCP,fCP=2fQ,T触发器可以实现对时钟信号的2分频。,0,4.4.6 各种触发器之间的转换,转换的原因：实际产品以JK和D触发器为多，其它类型很少。,关键：求已有触发器的激励方程。,待求触发器,转换前后的触发方式不变。,4.4.6 各种触发器之间的
12、转换,转换的依据：转换前后的状态方程相等。,1、公式法：利用特征方程联立求解转换逻辑。,例：将D触发器转换为T触发器。,CP=1时：,以T和Qn为输入变量求D的表达式。,T触发器,4.4.6 各种触发器之间的转换,2、真值表法：利用触发器的状态表求出转换逻辑。,过渡量,请同学们自己完成其它触发器之间的转换。,例：将D触发器转换为T触发器。,1、列出待求触发器的状态表,2、由Qn+1反推已有触发器输入,通用方法,3、以Qn和待求触发器的输入为变量，写出已有触发器的输入表达式（激励方程）。,4.4.7 钟控触发器的缺点,动作特点：在CP1的全部时间里，触发器输出状态随输入的变化而改变，为使这类触发
13、器工作稳定可靠，要求在CP=1期间，输入信号不变，这限制了它们的应用。CP=1时，若输入信号多次发生变化，则触发器状态也会多次发生翻转，因此其抗干扰能力差。,钟控触发器的空翻现象,钟控JK触发器的波形图,对于钟控T和JK触发器J=K=1时，即使输入信号不发生变化，如果CP=1的时间较长，超过了触发器内部门的延迟，触发器状态也可能多次发生翻转，这种现象称为空翻，是时序电路的一种险象。,0,电位触发式触发器工作不可靠，在使用时有两个限制： 脉冲信号CP1时的宽度要窄。 CP1时，输入信号必须保持不变。,4.5 TTL集成主从触发器,4.5.1 基本工作原理,主、从触发器的时钟反相。,假设在CP=1
14、期间，J、K保持不变。,4.5.1 基本工作原理,主触发器,从触发器,R2,R1,S1,CP=0时，主触发器被封锁，输入信号不会影响主触发器的状态，而对于从触发器则输入门被打开。,CP=0时，主触发器状态不变，并且把状态传给从触发器，使从触发器的状态与主触发器一致，并且在CP=0期间一直保持不变。,0,1,1,1,S2,4.5.1 基本工作原理,CP=1时，从触发器被封锁，对外输出状态不变，而主触发器工作。,CP=1之前，主、从触发器状态是一致的，所以Q1n=Qn。,1,0,1,1,JK触发器的特征方程,S1,R1,主从JK触发器输出波形,在CP=1期间，若JK的值保持不变，主从JK触发器的动
15、作分两步： 1、在CP1时，主触发器接收输入信号，而从触发器状态不变； 2、在CP下降沿()到来时，主触发器将状态传给从触发器，输出状态发生变化。在CP=0期间，输出状态保持不变。,主从JK触发器输出变化的时刻在时钟的下降沿，输出变化的方向由CP时刻的J、K的值和JK触发器的特性决定。,0,4.5.2 主从JK触发器的一次翻转,CP=1期间，J、K的值有变化会怎样？,t0,t1,在t0时刻， CP=1，JK=10，Qn=0，则S1R1 =10，Q1由0变为1，但Q仍然保持为0不变。,在t1时刻， CP=1，JK=01，Qn=0，则S1R1 =00，Q1保持为1。,在CP ，Q1把状态传给Q，使
16、Q从0变为1。,0,0,4.5.2 主从JK触发器的一次翻转,CP=1时，从触发器保持输出状态不变，主触发器工作。,若Qn=0，则K不起作用，R1=0，S1R1只能出现00和10两种情况，因此主触发器只能保持为0或由0到1翻转一次，而不可能再次翻转，这就是主从JK触发器的一次翻转现象。,CP=1时，若Qn=0，则K不起作用，若J=0则输出保持，若J=1，则输出翻转。,4.5.2 主从JK触发器的一次翻转,若Qn=1，则J不起作用，S1=0，S1R1只能出现00和01两种情况，因此主触发器只能保持为1或由1到0翻转一次，而不可能再次翻转。,CP=1时，若Qn=1，则J不起作用，若K=0则输出保持
17、，若K=1，则输出翻转。,0,0,主从JK触发器的特点,输出变化的时刻在时钟的下降沿(用表示)； 输出变化的方向： 若在CP=1期间，JK信号不变，由CP下降沿的JK值决定输出状态； 若在CP=1期间，JK信号发生了变化，这时可按以下方法来处理： CP1以前，若Q=0，则看CP1期间的J信号，若J有1出现，则CP下降时Q 一定为1。否则，Q保持0。 CP1以前，若Q=1，则看CP1期间的K信号，若K有1出现，则CP下降时Q一定为0。否则，Q保持1。,4.5.3 异步置0置1输入,异步置0置1输入端RD和SD的作用是使触发器在任何时刻强迫输出置0或置1，而与当时的CP、J、K值没有关系。,RD和
18、SD是低电平有效，它们的作用与时钟无关，所以被称为异步置位输入端，当不需要强迫置位时应将它们都接高电平。,0,不允许状态（不稳定状态）,4.5.4 主从触发器的特点,主从JK触发器只在CP下降沿改变一次状态，满足了来一个时钟只翻转一次的要求，可以用于同步时序电路 。,主从JK触发器的缺点： 在CP1的全部时间里，输入信号对主触发器都起控制作用，容易引入干扰 。在使用时应减少CP1的宽度，减少触发器可能接收干扰的时间。,4.6 集成边沿触发器,边沿触发器不仅只在CP信号的某一边沿（上升沿或下降沿 ）才改变一次状态，而且状态转换方向仅取决于CP有效边沿（或 ）前一瞬间的数据输入。也就是说，只有在C
19、P的有效边沿附近的输入信号才是真正有效的，其他时间的输入不影响触发器的输出，因而大大地提高了抗干扰能力，工作更可靠 。,边沿触发器从电路结构上可分为两类：,1、利用门的延迟，来达到边沿触发的目的。,2、维持阻塞型电路。,4.6.1 负边沿JK触发器,CP=0时，SR=11，Qn+1=Qn，触发器的输出保持不变。,0,1,1,1,CP=1时：,CP=1时，触发器的输出保持不变。,4.6.1 负边沿JK触发器,CP从1变为0时：,S和R要经过一个与非门的延迟tpd才能变为1，在没有变之前，仍然维持CP下降沿前的值：,0,0,触发器几乎在CP的整个周期内都是对外隔离的，只在CP从1变为0之后的短暂时
20、间内，由于门的延迟使J、K信号进入触发器，引起触发器状态的变化。,只有CP前的J、K值对触发器起作用并引起翻转，实现了边沿触发的功能。,4.6.2 维持阻塞D触发器,CP=0时，Qn+1=Qn，输出维持不变。,0,1,1,D,CP=1时：,1,D,1,D,D,在CP=1期间，如果D发生变化，触发器的输出不会改变。,只有在CP的上升沿前的 D信号才能进入触发器并引起翻转，而其它时间的D信号对输出都不发生影响。,D,正边沿型D触发器,带异步置入端的边沿D触发器,正边沿型D触发器功能表,不使用状态,P155表4.6.2和表4.6.3。,4.6.4 触发器的逻辑符号,基本RS触发器,钟控RS触发器,钟
21、控D触发器,带置0置1端的下降沿JK触发器,主从JK触发器,4.6.4 触发器的逻辑符号,带置0置1端的上升沿D触发器,带置0置1端的下降沿D触发器,4.7 CMOS触发器,TTL触发器以钟控RS触发器为基础，CMOS触发器以钟控D触发器为基础。CMOS钟控D触发器由反相器和传输门组成。,CP=1，TG1截止，TG2导通，Qn+1=Qn，状态保持。,CP=0，TG1导通，TG2截止，Qn+1=D。,1,0,0,1,截止,导通,导通,截止,4.7.2 CMOS主从D触发器,异步置1端，高电平有效,异步置0端，高电平有效,SR=00时，置位端不起作用，或非门相当于反相器。,主触发器,从触发器,Q1
22、,S=1时，若CP=0，则TG4导通，Q=1；若CP=1，则TG3导通，Q1=0， Q=1 。,不管CP怎样，只要S=1，触发器输出就被置1 。,1,0,0,1,0,1,4.7.2 CMOS主从D触发器,CP=1时， TG1 、TG4截止，TG2 、TG3导通，主触发器保持，从触发器跟随主触发器状态。,CP=0时，TG1 、TG4导通，TG2 、TG3截止，主触发器工作，接收数据，从触发器状态保持。,Q1,D,0,0,0,1,不使用状态,导通,截止,截止,导通,截至,截止,导通,导通,Qn+1=Qn,4.7.2 CMOS主从D触发器,CMOS主从D触发器不存在TTL主从触发器的一次翻转现象。,
23、因此，虽然电路是主从结构的，但从性能上看，CMOS主从触发器应属于边沿触发器。,主触发器是一个D触发器，只有置0和置1功能，没有在某种D信号下保持状态不变的功能。在CP=0期间，主触发器对输入信号是完全开放的，输入D信号变化，主触发器的输出Q1就跟着变化，不存在只变化一次的问题。但真正能传送到从触发器的只是CP上升沿前的D信号。,只需根据CP上升沿前的D信号，就可以决定Q的变化。,4.7.3 CMOS主从JK触发器,CMOS主从触发器使用注意：,1、异步置1置0端是高电平有效的。,2、虽然是主从结构触发器，但从性能上看是边沿型触发器，而且是上升沿触发的边沿型触发器。,4.8 集成触发器的选用和
24、参数,实际中应从逻辑功能、触发方式和参数等三个方面来考虑触发器的选择问题。,4.8.1 逻辑功能的选择,（1）要求单端形式的输入信号时，可选用D触发器。,（2）要求双端形式的输入信号时，可选用JK触发器。,（3）如果用触发器进行计数，宜选用T触发器。它可以由JK或D触发器转换而来。,4.8.2 触发方式的选择,只作存储数据用，可选主从触发方式。,如果要求触发器的状态不受干扰，工作稳定，最好选择边沿触发方式。,注意：有上升沿和下降沿两种触发方式。,4.8.3 触发器的参数,1、直流参数,输出高电平VOH,输出低电平VOL,输入高电平（开门电平）VON,输入低电平（关门电平）VOFF,低电平输入电
25、流（输入短路电流）IIL,高电平输入电流（交叉漏电流）IIH,电源电流（功耗） ICC,这些参数的定义和指标与TTL与非门的直流参数类似。,1、直流参数,不同的输入端，其输入电流指标是不同的。,不同种类的集成触发器，其各个输入端电流值的比例关系可能是不同的。,7472触发器的电流指标,2、时间参数,虽然集成触发器的状态只在时钟的某一边沿发生变化，但由于触发器内部电路存在延迟，输入信号不能在时钟边沿出现时才来到，而应当适当提前。,由于集成触发器的翻转需要一定的时间，因此输入信号不能在时钟有效边沿之后立即消失，应当稳定一段时间。,1、输入信号（J、K、D等）的时间参数,tsu,th,建立时间tsu
26、 ：输入信号在时钟有效边沿之前提前到来的时间。,保持时间th ：输入信号必须在时钟有效边沿之后继续保持不变的时间。,有些边沿触发器的保持时间th可以为0。,2、时钟信号的时间参数,时钟高电平宽度tWH ：时钟信号保持为高电平的最小持续时间。,时钟低电平宽度tWL ：时钟信号保持为低电平的最小持续时间。,时钟信号的宽度与触发器的建立时间、保持时间有关。,tWH th,tWL tsu,触发器的最高工作频率：,JK负边沿触发器74LS114：tsu=25ns，th=0ns，tWH=25ns，tWL=5ns，fmax=30MHZ。,小 结,3、触发器逻辑功能的分类：RS触发器、D触发器、JK触发器和T
27、触发器等。,1、各种电路结构的触发器所具有的动作特点。,4、触发器逻辑功能的描述方法：状态表、功能表、状态方程（特征方程）、时序波形图、状态图、激励表,触发器能够存储1位二值信息，又叫做半导体存储单元或记忆单元。,2、各种触发器的特征方程、状态转换时刻。,小 结,5、时序波形图的画法。,8、为了保证触发器能正常可靠地工作，对输入信号和时钟信号的作用时间以及它们之间在时间上的配合关系是有一定要求的。,触发器的最高工作频率、建立时间、保持时间等参数的定义。,6、各种触发器之间的转换。,7、TTL主从触发器的一次翻转现象。,作 业,P160 T4-1 P161 T4-3 T4-4 T4-8 T4-9
28、 P162 T4-12 T4-16 P163 T4-19 T4-20 P164 T4-21 T4-22,以上作业周六交,课堂练习,逻辑函数 ，判断当输入变量ABCD分别从01101111和 11001010变化时，是否存在静态功能冒险。 A、不存在，存在 B、存在，存在 C、存在，不存在 D、不存在，不存在,课堂练习,输入不提供反变量，请只用四选一数据选择器（不得附加其它电路）实现下面的函数。已知四选一数据选择器的功能表如表所示，引脚如图所示。,课堂练习答案,1,1,1,1,选AB作地址:,D0=1,D1=0,D2=0,D3=C,1,C,课堂练习答案,选BC作地址:,D0=1,D1=1,D2=0,D3=A,CB,1,A,选AC作地址时输入会出现反变量，不可用。,
