1、1,第14章 触发器和时序逻辑电路,14.1 双稳态触发器 14.2 寄存器 14.3 计数器,2,电路的输出状态不仅取决于当时的输入信号， 而且与电路原来的状态有关。这种具有存贮记忆功能的电路称为时序逻辑电路。,时序逻辑电路的特点：,下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。,3,14.1 双稳态触发器,14.1.2 主从JK 触发器,14.1.3 维持阻塞D 触发器,14.1.4 触发器逻辑功能转换,14.1.1 RS 触发器,4,14.1 双稳态触发器,特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、被置成的“0”或“1”
2、态能保存下来，即具有记忆功能。,双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。,5,14.1.1 RS 触发器,两互补输出端,1. 基本 RS 触发器,两输入端,反馈线,6,触发器输出与输入的逻辑关系,1,0,1,0,置位端,7,1,1,0,0,置位端,8,设原态为“0”态,0,0,1,1,9,设原态为“1”态,0,0,1,触发器保持“1”态不变,1,10,1,1,0,若G2先翻转，则为“1”态,“0”态,Q,.,G1,&,.,&,G2,0,若先翻转,1,1,1,1,0,“1”态,1,0,若先翻转,若G1先翻转，则为“0”态,11,基本 RS 触发器状态表,逻辑符号,1
3、2,置1,置0,置1,置1,置1,保持,不定,时序波形图：反映触发器输入信号取值和输出状态之间对应关系的图形称为波形图。,例,13,2. 可控 RS 触发器,基本R-S触发器,导引电路,时钟脉冲,置位输入端,复位输入端,置位端,复位端,14,当C=0时,0,R，S 输入状态不起作用。触发器状态不变,15,当 C = 1 时,1,打开,触发器状态由R，S 输入状态决定。,打开,16,可控RS状态表,C高电平时触发器状态由R、S确定,17,存在问题：,时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。,克服办法：采用 JK 触发器或 D 触发器,18,14.1.2 主从J
4、K触发器,1.电路结构,从触发器,主触发器,反馈线,19,2. 工作原理,F主打开,F主状态由J、K决定，接收信号并暂存。,F从封锁,F从状态保持不变。,C,R,S,C,F从,Q,C,20,状态保持不变。,从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。,F从打开,F主封锁,R,S,C,F从,Q,C,21,C高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。,C,R,S,C,F从,Q,22,3. JK触发器的逻辑功能,Qn,1,0 0,1 1,1 0,0,0 1,00不变,11翻转,01 10 随J走,23,(保持功能),(置“0”功能),(置
5、“1”功能),(计数功能),C下降沿触发翻转,24,例：JK 触发器工作波形,25,14.1.3 D 触发器,上升沿触 发翻转,如维持阻塞 D 触发器,26,例：D 触发器工作波形图,27,14.1.4 触发器逻辑功能的转换,1. 将JK触发器转换为 D 触发器,仍为下降沿 触发翻转,28,2. 将 D 触发器转换为 T触发器,触发器仅具有计数功能,即要求来一个C，触发器就翻转一次。,29,14.2 寄存器,寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，要 n个触发器。,按功能分,数码寄存器（存储数据）,移
6、位寄存器（脉冲分配、乘除运算）,30,清零,寄存指令,通常由D触发器或R-S触发器组成,并行输入方式,寄存数码,14.2.1 数码寄存器,31,14.2.2 移位寄存器,不仅能寄存数码，还有移位的功能。,所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。,32,寄存数码,1.单向移位寄存器,D,1011,1,Q,1011,0,1,1,J,K,F3,数据依次向左移动，称左移寄存器，输入方式为串行输入。,Q,Q,Q,1,33,再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。,串行输出方式,34,左移寄存器波形图,1,2,3,4,5,6,7,8,C,1,1,1,
7、1,1,1,0,待存数据,1011存入寄存器,从Q3取出,35,四位左移移位寄存器状态表,1,2,3,1,0,1,并 行 输 出,再继续输入四个移位脉冲,从 Q3端串行输出1011数码,36,2. 双向移位寄存器：,D,Q2,D,Q1,D,Q0,&,.,RD,C,S,左移输入,待输数据由低位至高位依次输入,待输数据由高位至低位依次输入,1,0,1,右移输入,移位控制端,&,&,&,37,14.3 计数器,广泛应用于计数器是数字电路和计算机中，可累计输入脉冲的个数，可用于定时、分频、时序控制等。,38,14.3.1 二进制计数器,按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成
8、 n位二进制计数器，需用 n个具有计数功能的触发器。,1. 异步二进制加法计数器,异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。,39,当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.,三位异步二进制加法计数器,在电路图中J、悬空表示J、K=1,40,异步二进制加法器工作波形,每个触发器翻转的时间有先后，与计数脉冲不同步,41,二 进 制 数Q2 Q1 Q0,0 0 0 0 1 0 0 1 2 0 1 0 3 0
9、 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脉冲数 (C),三位二进制加法计数器状态表,从状态表可看出：最低位触发器来一个脉冲就翻转一次，各低位触发器由 1变为 0 时， 相邻的高位触发器翻转。,42,用D触发器构成的异步二进制加法计数器,Q0,Q1,Q2,F0,F1,F2,0,0,0,1,1,1,43,异步二进制加法计数器线路联接简单。 各触发器是逐级翻转，因而工作速度较慢。,同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。,同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。,2. 同步二进制加法计数器,44
10、,同步二进制加法计数器逻辑电路,计数脉冲同时加到触发器的时钟端,J0 = K0= 1,J1 = K1 = Q0,J 3= K3 = Q2 Q1Q0,J2 = K2 = Q1 Q0,驱动方程：,45,计数脉冲同时加到触发器的时钟端,翻转条件： 1、最低位触发器F0每输入一个脉冲翻转一次。 2、其它各位触发器都是在所有低位触发器的输出端Q全为1时在下一个时钟脉冲的触发沿到来时状态改变一次。,46,各触发器输出状态波形图,CP,Q0,Q1,Q2,Q3,1 1 1 1,47,14.3.2 十进制计数器,十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数
11、器。,四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用 8421编码的十进制计数器。,48,J 0= K0= 1,J2 = K2 = Q0n Q1n,J3 = Q2n Q1n Q0n,K3= Q0n,C = Q0n Q3n,1. 8421码十进制加法计数器（分析）,驱动方程：,画出状态转换表,49,状态转换表,每十个状态一次递增循环，说明是十进制加法计数器,50,十进制计数器工作波形,1 0 0 1,C,51,答疑时间,地点：地质楼424,52,本章课后作业：P429435页 A选择题：14.1.114.1.5 B基本题：14.1.6、14.1.8、14.3.4,
