1、1一、填空14 位十六进制数转化为二进制数有_16_位。2时序电路可分为(米里)Mealy 型和_（莫尔）Moore_型。3逻辑代数三种基本运算为 与逻辑 、或逻辑 、非逻辑 。4 十进制整数转换成二进制整数的方法是 基数连除取余法 。5（39） 10=( 100111 )2 ;（87） 10=( 10000111 )8421BCD6门电路的扇出系数 N 指的是 保证门电路输出正确的逻辑电平和不出现过功耗的前提下，其输出端允许链接的同类门输入端数 。7七段数码显示器有两种接法，称 共阳极接 法和 共阴极接 法。它的七段是指 七个发光段 。8 常用的组合逻辑电路有 半加器与全加器 、 编码器与译
2、码器 、 数据选择器与多路分配器 和 数据比较器 。9基本 RS 触发器的“0”和“1”态是以 输出 （输入，输出）端的状态定义的，其逻辑函数为 Q(n+1 次方) =Sd-(非) +Rd*Q(n 次方) ， Rd-(非) * Sd-（非）=0 。10常用的触发方式，一般有电平触发和 边沿 触发。其中， 边沿 触发器可以有效地避免空翻现象。 十进制 D 八进制 O 十六进制 H 二进制 B11二进制(10100) 2 对应的十进制数为 （20）10 ，十六进制数为 14 。 12二进制(0.1101) 2 对应的八进制数为 0.64 ，十六进制数为 0.D 。13八进制(4.5) 8 对应的十
3、进制数为 4.625 ，二进制数为 100.101 。14十进制数(15.25) D 对应的八进制数为 17.2 ，二进制数为 1111.01 。15余 3 码 10010110.1100 对应的 8421 码为 01100011.1001 ，十进制数为 63.9 。16TTL 三态电路的三种可能输出状态是 高电平 ， 低电平 ， 高阻状态 。217组合逻辑电路当前输出只与当前输入 有 （有、无）关，而且与过去的输入 无 （有、无）关。18 HBD 37.625 ） （） （）（ 码） （ 8421BCD HBD 48. ） （） （）（ 码） （ 8421BCD 19. 为使 F= A ，则
4、 B 应为何值（高电平或低电平）？B: 高 B: 低 B: 低 20. 为使 F= ，则 A 应为何值（高电平或低电平）？BA： 高 A： 低 A： 高 21.已知函数表达式为 ，则它的对偶式 G= ，EDCBF反演式 = 。22在数字电路中，逻辑变量的值只有 2 个。 23在逻辑函数的化简中，合并最小项的个数必须是 2 的 n 次方 个。 324化简逻辑函数的方法，常用的有 卡诺图法 和 代数法 。 25逻辑函数 A、B 的同或表达式为 AB= (用与或式表示)。 264 线10 线译码器又叫做 10 进制译码器，它有 4 个输入端和 10 个输出端, 6 个不用的状态。 27T 触发器的特
5、性方程 Qn+1= T（+）Q 的 n 次方 。 28组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于 同步时序 计数器。 29四位双向移位寄存器 74LS194A 的功能表如表所示。由功能表可知，要实现保持功能， 应使 R0=1,S1=0,S0=0 ，当RD=1；S 1=1,S0=0 时 ，电路实现 左移 功能。74LS194A 的功能表 RD S1 S0 工作状态01111 0 0 0 1 1 0 1 1置 零 保 持右 移左 移并行输入30若要构成七进制计数器，最少用 3 个触发器，它有 1 个无效状态。 31根据触发器结构的不同，边沿型触发器状态的变化发生在 CP 上升
6、沿或下降沿 时，其它时刻触发器保持原态不变。 32 格雷码的特点是相邻两个码组之间有 1 位码元不同。 33 要使 JK 触发器置 1，则应使 JK= 10 。 34 若 1101 是 2421BCD 码的一组代码，则它对应的十进制数是 7 35 在组合逻辑电路中，若其输出函数表达式满足 F=A+/A 或 F= A*A（A 非） 4就可能出现冒险现象。 4. 时序逻辑电路按照其触发器是否有统一的时钟控制分为 同步 时序电路和 异步 时序电路。5. 由 n 位移位寄存器组成环形计数器，其进位模为 n ，若组成扭环形计数器，其进位模为 2n 。9. 奇校验码的任意一组码组中，的个数总是 奇数 个。
7、二、选择1AB +A 在四变量卡诺图中有( C )个小格是“1”。A. 13 B. 12 C. 8 D. 52 16 位输入的二进制编码器，其输出端有( C )位。A. 256 B. 128 C. 4 D. 33下列一组数中， C 是等值的。 （A7） 16 （10100110 ） 2 （166） 10 A 和 B. 和 C. 和 4在逻辑函数中的卡诺图化简中，若被合并的最小项数越多（画的圈越大） ，则说明化简后 C 。 A乘积项个数越少 B 实现该功能的门电路少 C该乘积项含因子少 以上都不对5在逻辑函数的卡诺图化简中，合并相邻项（画圈）的方法必须画成 B 形状。 A三角形 B. 矩形 C.
8、 任意 56 的最小项之和的形式是 C 。A. B. C. 7在下列各种电路中，属于组合电路的有 A 。 A编码器 B. 触发器 C. 寄存器 计数器874LS138 是 3 线-8 线译码器，译码输出为低电平有效，若输入 A2A1A0=100 时，输出 = B 。 .00010000， B. 11101111 C. 11110111 98 线3 线优先编码器 74LS148 的优先权顺序是 I7，I 6，I 1，I 0 ， 输出 Y2 Y1 Y0 ，输入低电平有效，输出为三位二进制反码输出。当 I7I6，I 1I0 为 11100111 时，输出 Y2 Y1 Y0 为 A 。A011 B.1
9、00 C. 110 10在以下各种电路中，属于时序电路的有 C 。 A反相器 B. 编码器 C. 寄存器 D.数据选择器 11钟控 RS 触发器当 R=S=0 时，Q n+1= C 。 A0 B.1 C.Qn D. Q 12. 有一个左移移位寄存器，当预先置入 1011 后，其串行输入端为 0，在 4 个移位脉冲CP 作用下，四位数据的移位过程是 A 。A.1011-0110-1100-10000000 B.1011-0101-0010-00010000C.1011-1100-1000-00000110 D.1011-0001-0010-0101000013. 8 位输入的二进制编码器，其输出
10、端有位 D 。6A. 256 B. 128 C. 4 D. 314下列触发器中没有约束条件的是（ D ） 。A. 基本 RS 触发器 B. 主从 RS 触发器C. 同步 RS 触发器 D. 边沿 D 触发器15逻辑函数的某最小项 ，下列（ D ）是其相邻项。CBAA. B. C. D. DCBA ABC三、化简1.分别将下列各逻辑式化简为最简“与或”式（方法不限） 。(1) ；Y1(2) ；)(2 DBABA(3) ；C3(4) Y42、用卡诺图化简法将下列两函数化简为最简的与-或式：(1) ； 1,357)0F1，（(2） )7,520(6,4(2 dCBA(3) F3（A，B，C，D）=
11、(m 3,m5,m6,m7,m10)，给定约束条件为 m0+m1+m2+m4+m8=0（4）F4（A, B, C, D）=(m2,m3,m7,m8,m11,m14),给定约束条件为 m0 + m5 + m10 + m15 = 0。3. 用代数法将下列函数化简为最简“与-或”式： （1） EFBADCABL（2） )(G（3） （4） BABDAL7四、证明或计算1、证明等式 ： 2、写出下列函数的对偶式 G 和反演式 。 （注意，反演式要求使用反演法则求解）F1. ； EDCBAF12. 。23. ； 14. CBAF)(五、作图1画出图（A）所示门电路的输出波形图，其输入波形如图（B）所示。
12、（1）（2）BA B A B = A 1 D Q 1BA Q&BA KBA A B J82触发器电路如图A所示，已知 CP、A、B 波形如图B，并设触发器初态为0，（）写出触发器的次态方程， （）画出 Q1,Q2 端波形。六、分析1 分析下列电路为几进制计数器。要求：（1）写出激励方程（2）写出次态方程（3）列出状态转换表，画出状态转换图1QCP2AB图 BCPDQBAQ1CPJ QQKQ2图 A11D9（4）判断电路是否会自启动2分析下列电路为几进制计数器。要求：（1）写出激励方程（2）写出次态方程（3）列出状态转换表，画出状态转换图（4）判断电路是否会自启动3已知如下图所示逻辑电路图，试写
13、出其逻辑表达式并用最少的门电路来表示。4已知如下图所示逻辑电路图，试写出其逻辑表达式并用最少的门电路来表示。11KJ11QQ22KJ22QQCP“11 105已知逻辑函数的真值表如下，试写出其对应的最简“与或”式。 （要求写出具体步骤）A B C D Y0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 100010011000111116试分析下列所示时序电路，要求：1.写出电路的激励方程；2.状态方程；3.输出方程 4.画
14、出电路的状态转换图；5.描述电路的逻辑功能 6.判断该电路能否自启动。117试写出下列图中所连接的触发器电路的次态方程并说明其实现的逻辑功能。8写出下图所示电路输出 Y、Z 的逻辑函数式。芯片为 3 线8 线译码器 74LS138 。9写出下图所示电路输出 Y1、Y2 、Y3 的逻辑函数式并说明各自表示的逻辑功能，其中芯片为 3 线8 线译码器 74LS138 。10画出下图（a） 、 （b）的状态转换图，分别说明它们是几进制计数器。12(a) (b) 11 使用 74LS194 四位双向移位寄存器接成如下图所示电路，由 CP 端加入连续时钟脉冲，试写出其状态转换图，判断其逻辑功能，并验证该电
15、路能否自启动。12. 分析下列电路。要求：（1）写出激励方程（2）写出次态方程（3）列出状态转换表，画出状态转换图（4）判断其逻辑功能七、设计设计能实现全减器功能的组合电路。13要求：列出真值表，写出标准表达式，画出电路图。2某产品有 A、B、C、D 四项质量指标，其中 A 为主要指标，产品检验标准规定：当主要指标及两项次要指标都合格时，产品定为合格品，否则定为不合格品。设计一个指标检验电路。要求：列出真值表，写出标准表达式，画出电路图。3用 3-8 译码器及与非门设计下列两函数。 （译码器输出为反码输出，即输出低电平有效）4用八选一数据选择器实现下列函数：5用 “与非”门和反相器设计一个三变
16、量一致电路（当变量全部相同时输出为 1，否则为 0） ，要求：（1）列出真值表；（2）求出逻辑函数表达式；（3）画出符合要求的电路图6、用 “与非”门和反相器设计一个三变量不一致电路（当变量全部不相同时输出为 1，否则为 0） ，要求：（1）列出真值表；（2）求出逻辑函数表达式；（3）画出符合要求的电路图7 （1）用四选一数据选择器和必要的门电路实现下列两函数。ABCFm21 )7,421(),()()(CDABFCBAm21Y)7,520(),(14（2）用用八选一数据选择器和必要的门电路实现下列函数。8 .用 3 线-8 线 74LS138 译码器及必要的门电路实现下列两函数。9.用 74
17、LS161 组成十进制计数器。要求：（1）使用反馈归零法，确定初始状态、末状态和反馈状态，并在下图上完成芯片连接。（2）使用反馈预置法，设初始状态为 0010，确定末状态和反馈状态，并在下图上完成芯片连接。0Y127Y65432A101E238LSCBAFm21)7,520(),( TPCrDLABCQDO1674SCBAABCF)(1510. 试用两片 74LS161 芯片和必要的门电路来组成一个 57 进制计数器，具体方法和初始状态自己设定。设计要求：1.分别写出初始状态和末状态；2.画出芯片连接图。输入 输出CP Cr LD P T A B C D QA QB QC QD0A0B0C0D保持0111101110101ABCD 计数TPCrDLABQCDO1674STPCrDLABQCDO1674S
