1、1数字电路与逻辑设计基础实验任课教师：陈志坚实验名称：触发器（实验七）云南大学 信息学院一、实验目的 学习触发器逻辑功能的测试方法 进一步熟悉 RS 触发器、集成 D 触发器和 JK 触发器的逻辑功能及其触发方式二、实验器材 直流稳压电源、数字逻辑实验箱 74LS00、74LS74 、74LS762三、实验内容和仿真1基本 RS 触发器基本 RS 触发器用与非门 74LS00 构成，按图 7-1 接好线。在输入端加上不同的信号，通过发光二极管观察电路输出端的状态。把结果填入自制的表中。图 7-1 基本 RS 触发器 图 7-2 D 触发器的预置和清零功能2D 触发器用带预置和清除的双 D 型触
2、发器 74LS74 来测试上升沿触发集成 D 型触发器的逻辑功能。先按图 7-2 接线，在时钟脉冲的不同电平状态，改变预置端PRE 和清除端 CLR 的信号，通过发光二极管观察触发器的输出状态。把结果填入自制的表中。然后，按图 7-3 接线，测试 D 触发器的逻辑功能。在 D 触发器的逻辑功能测试中，先将数据输入端 D 分别置入“0”或“1” ，再用清零端 CLR 和预置端 PRE 分别将触发器的输出端清除为“0” 或置位为“1”，最后再用单脉冲按钮向触发器的时钟输入端 CLK 发出脉冲的上升边沿和下降边沿，同时观察电路输出端 Q 的输出状态，把结果填入表 7-1 中。注意：清零和置位之后，清
3、除端 CLK 和预置端 PRE 必须置成“1”状态。R S Q0 0 1 10 1 0 11 0 1 01 1 1 03图 7-3 D 触发器逻辑功能测试 7-4 JK 触发器清除和预置功能的测试D 触发器仿真（1）VCC5Vq q_U274LS74D1D21Q51Q61CLR11CLK31PR4GND72Q82Q92PR102CLK112D122CLR13VCC14J1K0K1K2K3k0(CLR) K3(PR) Q0 0 1 10 1 0 11 0 1 01 1 1 0 (保持前一个状态)4D 触发器仿真（2）VCC5Vq q_U274LS74D1D21Q51Q61CLR11CLK31PR
4、4GND72Q82Q92PR102CLK112D122CLR13VCC14K0K1K2K3J1V21kHz 5 V 表 7-1Qn+1D CLK Qn 0Qn 10 000 01 111 13JK 触发器用带预置和清除的双 JK 触发器 74LS76 来测试下降沿触发集成 JK 触发器的逻辑功能。先按图 7-4 接线，改变预置端 PRE 和清除端 CLR 的信号，通过发光二极管观察触发器 Q 输出端的输出状态。把结果填入自制的表中。然后，按图 7-5 接线，测试 JK 触发器的逻辑功能。5图 7-5 JK 触发器逻辑功能测试 JK 触发器仿真 VCC5Vq q_JKJ1V21kHz 5 V U
5、174LS76D1J41Q151Q141K161CLR31CLK11PR2VCC52CLK62PR72CLR8GND132K122Q112Q102J9表 7-2Qn+1J K CLK Qn 0Qn 10 10 00 10 10 10 00 11 01 11 01 11 0在 JK 触发器的逻辑功能测试中，先将数据输入端 J、K 分别置入00、01、10 或 11，再用清除端 CLR 和预置端 PRE 分别将触发器的输出端清除为“0”或置位为“1”，最后再用单脉冲按钮向触发器的时钟输入端 CLK 发出脉冲6的上升边沿和下降边沿，同时观察电路输出端 Q 的输出状态，把结果填入表 7-2 中。五、实
6、验结果分析1. 在此次实验中，用逻辑笔检查单脉冲信号，若信号是下降沿信号，则按下按钮灯变为绿色，给了一个下降沿，放开按钮，灯变为红色，实际上是一个上升沿。2. 此次实验中，D 型触发器是上升沿触发，JK 触发器是下降沿触发。实验过程中应该注意清零和置位之后，清除端 CLK 和预置端 PRE 必须置成“1”状态。否则实验结果不满足状态方程。3. 仿真过程中使用了时钟脉冲信号，对其设置好参数后，容易观察到上升沿和下降沿。仿真结果与预期相符。六、思考题 RS 触发器“不定”状态的含义是什么？答：当 RS=00 的时候，两个与非门输出均为 1，此时破坏了触发器的互补输出关系，特别当 RS 同时从 0 变为 1 时，由于门的延迟时间不一致，因此触发器的次态不确定。 指出图 7-7 的电路是什么功能，并画出时序图。图 7-7 思考题电路此电路实现三分频功能。时序图如下。
