1、数字电路与逻辑设计 A教学大纲一、课程基本情况数字电路与逻辑设计 A课程名称 Digital Circuit and Logic Design A课程编号 XX 学分 5课程类别 核心 必修 任选 限选 执行学期 3总学时 学时分配讲授 64实验 16实习 0课程学时及其分配 80上机 0开课单位 电子实验中心数字电路教研室适用专业 电子工程学院、通信工程学院及计算机学院所有本科专业对应培养标准 2.1 工程推理及解决问题能力先修课程 电路分析、模拟电子技术教材与参考文献推荐教材： 1 数字逻辑设计基础（第一版） ，高胜东等 成都：成都信息工程学院 2010参考教材：1 数字电子技术基础，杨志
2、忠，北京：高等教育出版社，20092 逻辑与数字系统设计，李晶皎等，北京：清华大学出版社，20083 EDA 技术与 VHDL（第二版） ，北京：清华大学出版社，2007二、课程性质与作用数字电路与逻辑设计是电子信息、电气信息、通信、计算机、自动化和机电类等专业电的一门重要专业技术基础课。本课程理论严谨、实践性和应用性强。其任务在于研究数字逻辑电路的基本概念、基本理论和电路的分析与设计方法，为后续课程提供必要的理论基础，并为学生毕业后从事日新月异发展的数字电子科学技术提供一定的适应能力与基础。三、培养目标与标准数字电路与逻辑设计是研究数字系统设计的入门课程。在本课程中，将介绍数字逻辑电路的分析
3、设计方法和基本的系统设计技巧；培养同学综合运用知识分析解决问题的能力和在工程性设计方面的基本素养。通过实验和课外上机的方式，使同学深入了解和掌握数字逻辑电路的设计分析方法和电路的运用过程。本课程适用于电子工程学院、通信工程学院、控制工程学院、计算机学院各本科专业。课程培养标准主要包括：（一） 通过理论教学，使学生掌握各种数制的相互转换；数字系统中常用的编码；逻辑代数的基本定理及运算规则；逻辑函数简化；中小规模组合逻辑电路、时序逻辑电路的分析与设计方法。了解常用数字逻辑器件、可编程逻辑器件、半导体存储器件及其应用。了解数字电路的 HDL 描述及常用 EDA 软件的数字系统仿真、设计等应用。（二）
4、 通过实践教学，使学生掌握传统数字逻辑电路的设计、组装、调试等方法。了解 VHDL 硬件描述语言，了解现代数字系统的设计方法，了解工程设计的基本程序，使学生的理论和实践以及单元数字电路设计到数字系统设计的能力得到锻炼和提高；并能使用 EDA 开发软件进行数字小系统的设计，仿真和下载。 （三） 通过理论与实践课的学习，培养学生运用所学知识解决实际工程问题的能力；引导学生在学习本课程理论知识的同时，重视和加强实践训练，培养正确选用集成器件进行逻辑设计和解决实际问题的能力。较强的项目开发、设计和实现的能力；培养较强的创新意识；较强的团队精神和较强的沟通能力。为将来工作和进一步的学习打下良好的基础。四
5、、理论教学内容与学时分配章标题 章节主要内容（知识点） 重点、难点提要 学时 其他说明1、数字逻辑设计与应用技术发展 1第 1 章概述 2、数字系统设计实例了解数字逻辑设计方法及EDA 应用技术发展概况，了解设计实例的基本原理。 1 讲授1、不同进制数的相互转换 12、常用编码 1第 2 章数制和码制3、二进制负数表示法掌握不同数制的转换，了解常用编码，掌握二进制码与格雷码的相互转换。了解原码、反码和补码表示法。 1讲授1、逻辑代数的基本运算、常用公式及逻辑函数表示法 32、三个规则及函数的公式化简方法 3第 3 章逻辑代数基础3、卡诺图化简与函数的 VHDL 描述了解逻辑函数的 VHDL 描
6、述，掌握逻辑代数中的基本逻辑运算、基本定律、基本公式和三个规则，掌握逻辑函数的公式法和卡诺图法化简。 2讲授1、VHDL 基本结构与要素 2第 4 章VHDL 语言 2、VHDL 基本语句与应用实例描述了解 VHDL 的基本结构、语法规范、主要语句。掌握基本门电路的 VHDL 描述。2讲授与自学结合1、TTL 集成逻辑门电路结构，工作原理及性能参数 2第 5 章集成逻辑门电路 2、OC 门、三态门、CMOS 传输门及门电路的 VHDL 描述了解门电路的 VHDL 描述，掌握 TTL 集成逻辑门的功能及外特性，掌握三态门、OC 门的工作原理及应用。 1讲授与自学结合1、SSI 组合逻辑电路分析与
7、设计 22、常用组合电路及 VHDL 语言描述 43、MSI 组合逻辑电路分析与设计 4第 6 章组合逻辑电路4、组合电路的竞争-冒险与应用实例了解组合电路的 VHDL 描述，掌握 SSI、MSI 组合逻辑电路分析与设计方法；掌握常用集成组合逻辑器件的应用及函数表达式。 2讲授与实验结合，开设水箱水位监测显示电路设计实验1、基本 RS 触发器、同步触发器及其 VHDL 语言描述 3第 7 章集成触发器 2、边沿触发器及其 VHDL 语言描述，触发器逻辑功能的转换了解触发器的 VHDL 描述，掌握触发器异步置位端的作用；掌握不同类型触发器的原理及特点，掌握边沿触发器的逻辑功能及应用。3讲授1、时
8、序逻辑电路分析 3第 8 章时序逻辑电路 2、寄存器应用及 VHDL 语言描述掌握同步、异步时序电路的特点、功能描述和分析方法，掌握 SSI 同步时序2讲授与实验结合，开设交通灯控制3、计数器及 VHDL 语言描述及序列信号发生器 44、时序逻辑电路设计 45、应用实例电路的设计及用中规模集成器件实现任意模值计数（分频）器了解时序电路的 VHDL 描述。1电路设计实验1、脉冲产生与整形电路基本原理 1第 9 章脉冲产生与整形电路2、555 构成的施密特触发器，单稳态触发器及多谐振荡器。掌握 555 定时器的逻辑功能及其应用；掌握暂态时间和振荡周期的计算；掌握输出时序波形的画法。1讲授1、SAM
9、、RAM、ROM 的原理结构 2第 10 章半导体存储器 2、存储器容量的扩展及 VHDL 描述了解存储器的电路结构、工作原理，掌握存储器应用及存储容量的扩展方法。 2 讲授第 11 章A/D 与 D/A 转换器 划归微机原理讲授 01、PLD 的可编程原理及 CPLD 与FPGA 的基本结构 2第 12 章 可编程逻辑器件及其应用 2、CPLD/FPGA 的软件应用（QuartusII）了解基于 PLD 的设计开发流程，掌握基于 QuartusII 原理图输入和文本输入方式的小型数字系统的设计仿真。1讲授与实验结合，开设基于 Quartus II 的流水灯设计仿真实验1、数字系统的设计方法、
10、设计准则及步骤1第 13 章 数字系统设计基础2、状态机的设计解数字系统的设计方法及状态机的 VHDL 设计。掌握基于 QuartusII 原理图输入方式和文本输入方式的小型数字系统的设计仿真。 2讲授与实验结合，开设基于 VHDL语言的数字秒表设计实验五、实践教学内容与学时分配本课程开出的实践项目详见下表：项目序号 项目名称 内 容 提 要项目学时项目性质实践形式项目类型每组人数其他说明1 水箱水位监测显示电路设计1) 验证 74LS00、74LS147 及 74LS48 的逻辑功能2) 设计水箱水位监测显示电路3) 在实验箱上连接出电路，列表记录电路测试结果 4 实践与提高：在该水位监测显
11、示电路中给出一个水箱入水口电磁阀门控制信号4 必选 实验 综合 1课内完成2 交通灯控制电路设计1) 验证 8 位移位寄存器 74LS164 的基本功能2) 设计实现交通灯控制电路3) 在实验箱上连接出电路，列表记录电路测试结果4 必选 实验 综合 1课内完成3 基于 Quartus II的流水灯设计仿 1) 通过 QuartusII 建立一个新项目2) 新建原理图设计文件，编译通过； 4 必选 实验 综合 1 课内真 3) 对设计进行引脚锁定，编译通过；4）将编译所生成的目标文件下载到 PLD 芯片中验证完成4 基于 VHDL 语言的数字秒表设计1) 通过 QuartusII 建立一个新项目
12、2) 新建 VHDL 设计文件，编写 VHDL 程序3) 编译通过；对设计进行引脚锁定4 将编译所生成的目标文件下载到 PLD 芯片中验证4 必选 实验 综合 1课内完成六、学业考核考 核 环 节 考 核 内 容 及 方 式 百 分 比平 时 考 核1、学习纪律和作业完成情况2、学习环节考察：包含课堂讨论、课堂演讲、资料调研、报告等。10%实践考核1、前期准备，包括预习报告和实验流程2、 实验操作过程与讨论3、实验结果与分析20%期 末 考 核 闭 卷 考 试 ， 范围包括教学大纲中理论教学部分的课程内容。 70%七、其他说明实践环节考核标准见附件 1，实验报告要求和格式见附 2。撰写人： 高
13、胜东 院（部、中心）教学主管签字（盖章）：2011 年 3 月附 1：实践环节考核标准每个实验项目成绩采用倒扣分制度。起评分 100 分，扣分点如下：一、预习报告1、预习报告内容不全扣 20 分2、实验原理不清楚、设计过程不清楚、无相应电路原理图扣 40 分3、实验操作步骤不正确导致芯片烧坏扣 20 分4、无原始数据记录表格扣 10 分5、教师提问、抽查不能回答扣 10 分二、实验操作（内容按教师的要求）1、迟到扣 10 分（迟到超过 30 分钟，不允许参加该次实验且成绩记为 0 分）2、不遵守实验室规章、随意走动大声喧哗等，扣 10 分3、损坏仪器按价赔偿扣 30 分4、实验结果视具体情况增
14、减分数5、实验完成后不按要求整理仪器扣 10 分三、实验报告（内容按补充资料的要求）1、字迹不端正，排列不整齐，扣 10 分。2、报告内容顺序不正确，扣 10 分3、报告内容缺（实验题目，实验目的，实验仪器，内容与步骤，结果讨论）中任一项扣 10 分，多缺多扣。4、报告内容缺（实验原理，注意事项和回答预习思考题，实验结果，数据记录和转抄）中任一项扣 20 分，多缺多扣，其中：(1) 没有交原始数据记录纸，扣 10 分 (2) 结果不完整，扣 5 分(3) 结果（结论）不正确，扣 10 分5、报告内容缺数据处理部分，扣 30 分，其中：(1) 处理方法错误，扣 20 分(2) 处理内容不完整，扣 20 分6、不按时上交实验报告，扣 1030 分。附 2：数字电路与逻辑设计实验报告要求和格式如下：实验项目班级 姓名 学号 日期 一、设计要求二、实验设备三、方案分析与选择四、电路设计与工作原理五、电路安装、调试及故障分析六、电路参数测试及功能检测七、回答思考题八、本次实验小结九、参考文献
