1、cD4046 是通用的 CMOS 锁相环集成电路，其特点是电源电压范围宽（为 3V18V），输入阻抗高(约100M)，动态功耗小，在中心频率 f0 为 10kHz 下功耗仅为 600W，属微功耗器件。 CD4046 的引脚排列，采用 16 脚双列直插式，各管脚功能： 1 脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。 2 脚相位比较器 的输出端。 3 脚比较信号输入端。 4 脚压控振荡器输出端。 5 脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。 6、7 脚外接振荡电容。 8、16 脚电源的负端和正端。 9 脚压控振荡器的控制端。 10 脚解调输出端，用于 FM 解调。 11、1
2、2 脚外接振荡电阻。 13 脚相位比较器的输出端。 14 脚信号输入端。 15 脚内部独立的齐纳稳压管负极。 想利用 CD4046 实现把两列有相位差的信号区分谁超前谁的功能,如图 当 14 脚信号超前 3 脚时,13 脚输出正信号,反之输出负信号.我想问,实现我的要求是不是可以直接把信号加在 3 和 14 脚,然后 13 脚就有输出呢? 不用像锁相那样在 6,7 脚,11,12 脚加电容电阻,在 9 和 13 脚加滤波电路啊? 如图 还有,我的输入信号时 5V 方波,那 4046 的 Vdd 接多少电压啊 ?Vss 是不是接地啊? 谢谢!回复第 1 帖 编辑 好评(0) 差评(0) 举报 l
3、iangxy 称号:学徒 积分: 32 分 发帖: 44 帖 第 2 帖 2008-07-14 17:04 七 各位兄弟姐妹,帮帮忙啊!先谢谢了.回复第 2 帖 编辑 好评(0) 差评(0) 举报 liangxy 称号:学徒 积分: 32 分 发帖: 44 帖 第 3 帖 2008-07-16 09:06 六 只好自己再顶一下了回复第 3 帖 编辑 好评(0) 差评(0) 举报 liangxy 称号:学徒 积分: 32 分 发帖: 44 帖 第 4 帖 2008-07-17 15:09 五 我自己模拟了一个频率相同,存在相位差的两列信号输入 14 和 3 脚,16 脚接 15V,8 脚接地,看
4、 13 脚输出,却不是我想像那样的,有哪位高手了解cd4046 的,可以帮帮忙吗 ?谢谢回复第 4 帖 编辑 好评(0) 差评(0) 举报 ju808 称号:技师 积分: 198 分 发帖 : 168 帖 第 5 帖 2008-07-17 15:59 四 如果方便的话留个电话给我.我让我们的 FAE 给你解答.我电话 13246714528 汪回复第 5 帖 编辑 好评(0) 差评(0) 举报 liangxy 称号:学徒 积分: 32 分 发帖: 44 帖 第 6 帖 2008-07-23 08:57 三 好的,谢谢,可以用 QQ 吗?344834013,我一般挂着的,电话 135705092
5、06,邮箱 回复第 6 帖 编辑 好评(0) 差评(0) 举报 liangxy 称号:学徒 积分: 32 分 发帖: 44 帖 第 7 帖 2008-07-23 08:55 二 不好意思,前几天有事出去了,没及时回复抱歉!回复第 7 帖 编辑 好评(0) 差评(0) 举报 有朋自远方来 称号:学徒 积分: 23 分 发帖 : 55 帖 第 8 帖 2008-08-16 14:12 一 帮你顶!P13 是第二个鉴相器输出吧,你得到什么波形回复第 8 帖 编辑 好评(0) 差评(0) 举报 锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称 PLL。它广泛
6、应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较器（PC） 、压控振荡器（VCO） 。低通滤波器三部分组成，如图1 所示。 压控振荡器的输出 Uo 接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压 Ud 大小决定。施加于相位比较器另一个输入端的外部输入信号 Ui 与来自压控振荡器的输出信号 Uo 相比较，比较结果产生的误差输出电压 U 正比于Ui 和 Uo 两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压 Ud。这个平均值电压 Ud 朝着减小 VCO 输出频率和输入频率之差的方向变化，直至 VCO 输出频率和输入信号频率
7、获得一致。这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。 当锁相环入锁时，它还具有“捕捉”信号的能力，VCO 可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫 VCO 锁定在这个频率上。锁相环应用非常灵活，如果输入信号频率 f1不等于 VCO 输出信号频率 f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。 过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046 是通用的 CMOS 锁相环集成电路，其特点是电源电压范围宽（为
8、 3V18V），输入阻抗高(约 100M)，动态功耗小，在中心频率 f0 为 10kHz 下功耗仅为 600W，属微功耗器件。图 2 是 CD4046 的引脚排列，采用 16 脚双列直插式，各引脚功能如下： 提示：减少输入文字，可找到更多相关产品，例如：查“LM339”时可只输入“339”或“9”等产品编号： JCDL4046产品名称： 锁相环产品型号： 4046产品单价： 0.8 元/只单个重量： 1.0 克起售数量： 5 只其他说明： 拆机购买方法 其他电子元器件1 脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。2 脚相位比较器的输出端。3 脚比较信号输入端。4 脚压控振荡器输出端
9、。5 脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7 脚外接振荡电容。8、16 脚电源的负端和正端。9 脚压控振荡器的控制端。10 脚解调输出端，用于 FM 解调。11、12 脚外接振荡电阻。13 脚相位比较器的输出端。14 脚信号输入端。15 脚内部独立的齐纳稳压管负极。 图 3 是 CD4046 内部电原理框图，主要由相位比较、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。比较器采用异或门结构，当两个输人端信号 Ui、Uo 的电平状态相异时（即一个高电平，一个为低电平），输出端信号 U 为高电平；反之，Ui、Uo 电平状态相同时（即两个均为高，或均为低电平），
10、U 输出为低电平。当 Ui、Uo 的相位差 在 0-180范围内变化时，U 的脉冲宽度 m 亦随之改变，即占空比亦在改变。从比较器的输入和输出信号的波形（如图 4 所示）可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持 90相移。从图中还可知，fout 不一定是对称波形。对相位比较器，它要求 Ui、Uo 的占空比均为 50（即方波），这样才能使锁定范围为最大。 相位比较器是一个由信号的上升沿控制的数字存储网络。它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。它提供数字误差信号和锁定信号（相位脉冲）两种输
11、出，当达到锁定时，在相位比较器的两个输人信号之间保持 0相移。 对相位比较器而言，当 14 脚的输入信号比 3 脚的比较信号频率低时，输出为逻辑“0”；反之则输出逻辑“1”。如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器输出的为正脉冲，当相位超前时则输出为负脉冲。在这两种情况下，从 1 脚都有与上述正、负脉冲宽度相同的负脉冲产生。从相位比较器输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。而当两个输入脉冲的频率和相位均相同时，相位比较器的输出为高阻态，则 1 脚输出高电平。上述波形如图 5所示。由此可见，从 1 脚输出信号是负脉冲还是固定高电平就可以判
12、断两个输入信号的情况了。 CD4046 锁相环采用的是 RC 型压控振荡器，必须外接电容 C1 和电阻 R1 作为充放电元件。当 PLL 对跟踪的输入信号的频率宽度有要求时还需要外接电阻 R2。由于 VCO 是一个电流控制振荡器，对定时电容 C1 的充电电流与从 9 脚输入的控制电压成正比，使 VCO 的振荡频率亦正比于该控制电压。当 VCO 控制电压为 0 时，其输出频率最低；当输入控制电压等于电源电压 VDD 时，输出频率则线性地增大到最高输出频率。VCO 振荡频率的范围由 R1、R2 和 C1 决定。由于它的充电和放电都由同一个电容 C1 完成，故它的输出波形是对称方波。一般规定 CD4
13、046 的最高频率为 1。2MHz(VDD=15V），若 VDD 3 , 即 得 R2 2R1=20 k。9.6 理想运放组成电路如图题 9.6 所示。已知 VR=3V，V Z1=+5V，V Z2=+6V，分析电路功能，画出 vo=f（v i）曲线，并标注有关参数值。题图 9.6解： 先求 vo 状态变化时的 vi 值（阈值电压） 。由 解出 vI = 2V当 vI 2V, v- v+ , vo=6.7Vvo=f(vi) 曲线如下题图 9.6.1 输出输入电压转移曲线这是一个电平检测电路, 检测电平为 2 V。9.7 按题图 9.7 所示的特性曲线设计一电路，画出其电路图。题图 9.7解： 由
14、 vo=f（v i）曲线可知，v o 在 vi =3V 发生跳变。+ v0m=6V，v 0m=4V，故选用 VR=3V 的电压比较器如下图。题图 9.7.19.8 由理想运放组成的电路如题图 9.8，已知运放输出vomax=12V，R 1=2k，R 2=18k。说明电路功能并画出 vo= f(vi) 曲线，标明有关参数值。题图 9.8解： 1、 R1、R 2 构成正反馈，使 vo 处于极限值，电路是具有两个阈值电压 VT+、V T 的施密特触发器。2、当 vo 0 , vo=12V 时，vi = V 1.2V , vo12V 时， V T+=1.2V当 vo T2 求 T1。9.12 如题图 9.12 电路为方波三角波产生电路，试求其振荡频率，并画出 vo1、v o2 的波形。题图 9.12解： 第一级是迟滞比较器（A 1、R 1、R 2、R 3、D Z） ；第二级是积分电路（A 2、 R、C） 。当 vN1=vP1=0，v o1 跳变，对应 vo2=vo2m；故输出三角波峰值为2.72 V 。求 T： 波形如下如题图 9.12.1 所示。题图 9.12.1
