1、可编程逻辑器件原理与应用课程编号: 00600430课程名称：可编程逻辑器件原理与应用 英文名称：Principle and Application of Programmable Logic Device 总 学 时：32总 学 分：2适用对象: 电类各专业先修课程：数字电子技术基础、VHDL 硬件描述语言一、课程性质、目的和任务 本课程是在数字电子技术应用方面的一门提高课程，使用英文教材，双语授课。学生在学习了数字电子技术和 VHDL硬件描述语言的基本知识的基础上，可以在本课程中深入学习当前主流可编程逻辑器件厂商的器件的结构和工作原理，使用可编程逻辑器件进行数字系统设计的方法。通过具体实例
2、设计，进一步提高学生使用可编程逻辑器件和片上系统等先进的设计手段设计大型数字系统的能力，训练学生阅读英文技术资料的能力。二、教学要求和内容 基本要求：熟练掌握数字系统设计领域的英文术语，进一步提高阅读数字系统设计领域的英文文献资料的能力，了解当前主流可编程逻辑器件厂商的器件，掌握其工作原理。掌握用可编程逻辑器件和 VHDL 硬件描述语言设计大型数字系统的方法。设计一个数字系统。基本内容：本课程内容重点是用 ASM图描述数字系统的方法，用可编程逻辑器件实现基于 VHDL语言的复杂组合逻辑电路的设计，用可编程逻辑器件实现基于 VHDL 语言的复杂时序逻辑电路的设计，完成一个简单 CPU芯片的设计。
3、难点是复杂数字系统的设计。 三、教学安排及方式 以课堂讲授为主，辅助于课堂讨论，讲授与讨论基本达到：9：1 ,通过实验加强对理论知识的进一步理解。四、各教学环节学时分配（建议） 序号教学环节课程内容教学实验上机讨论课外合计1 Introduction to Xilinx programmable logic devices (1) 2 2 42 Introduction to Xilinx programmable logic devices (2) 2 2 43 Introduction to Altera programmable logic devices (1) 2 2 44 Intr
4、oduction to Altera programmable logic devices (1) 2 2 45 Complex Combinational logic design based on VHDL 2 2 46 Experiment 1 ：Combinational logic design 2 2 47 Sequential logic design based on VHDL 1 1 2 48 Experiment 2 ：Sequential logic design 2 2 49 Complex Sequential logic design based on VHDL (
5、1) 2 2 410 Complex Sequential logic design based on VHDL (2) 1 1 2 411 Experiment 3 ：digital lock design(1) 2 2 412 Experiment 4 ：digital lock design(2) 2 2 413 simple CPU design (1) 2 2 414 simple CPU design (2) 2 2 415 Experiment 5 ：simple CPU design (1) 2 2 416 Experiment 6 ：simple CPU design (2) 2 2 4合计 18 12 2 32 64五、推荐教材和教学参考书 教 材：VHDL 数字系统设计，Mark Zwolinski 编著，电子工业出版社，2002 年版参考书：可编程逻辑系统的 VHDL设计技术，Kevin SKahill 编著，朱明程译，东南大学出版社，1998 年版六、补充说明 大纲执笔者： 李月乔大纲校对者： 刘向军 大纲审核者： 廖 斌制定日期： 2006.9
