组合逻辑电路练习题及答案

1、时序逻辑电路练习题及答案6.1 分析图 P6-1 时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。图 P6-1解驱动方程： 31QKJ， 状态方程：nnnn QQ1313131 ；2， 222 ；313， nn131 ；输出方程： Y 由状态方程可得状态转换表，如表 6-1 所示；由状态转换表可得状态转换图，如图A6-1 所示。电路可以自启动。表 6-1 nQ123Y n123nQ123 Y n121300000101001100100100011010001001011101110001011101010011图 A6-1电路的逻辑功能：是一个五进制计数器，计数顺序是从 0 到 4 循环。6.2 试分析。

2、73第 21 章门电路和组合逻辑电路30646 逻 辑 符 号 图 如 图 所 示， 其 逻 辑 式 为 ( ) 。(a) FAB (b) F (c) F (d) FABABAB&40649 图 示 逻 辑 符 号 的 逻 辑 状 态 表 为 ( )。&A FBA B F A B F A B F0 0 0 0 0 0 0 0 10 1 0 0 1 1 0 1 11 0 0 1 0 1 1 0 11 1 1 1 1 1 1 1 0(a) (b) (c)50653 逻 辑 符 号 如 图 所 示， 表 示 “ 或” 门 的 是( ) 。 &AFB 1&AFB=1()a()b()c()d60664 逻 辑 图 和 输 入 A 的 波 形 如 图 所 示， 输 出 F 的 波 形 为 ( )。74“0“1AF()ab。

3、1第 2 章习题一、单选题1.若在编码器中有 50 个编码对象，则输出二进制代码位数至少需要（ B ）位。A）5 B）6 C）10 D）502.一个 16 选 1 的数据选择器，其选择控制（地址）输入端有（ C ）个，数据输入端有（ D ）个，输出端有（ A ）个。A）1 B）2 C）4 D）163.一个 8 选 1 的数据选择器，当选择控制端 S2S1S0 的值分别为 101 时，输出端输出（ D ）的值。A）1 B）0 C）D 4 D）D 54.一个译码器若有 100 个译码输出端，则译码输入端至少有（ C ）个。A）5 B）6 C）7 D）85.能实现并-串转换的是（ C ） 。A）数值比较器 B）译码器 C）数据。

4、题：由下面逻辑电路图写出逻辑式【答案】 ABCF)(题：约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅。表决的规则是如果约翰和简妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑电路实现上述表决电路。解：（1）设变量 A、B、C、D 分别代表约翰、简 妮、 乔和苏；逻辑“1”表示同意吃炸鸡，逻辑“0”表示同意吃汉堡。变量 F 代表结果；逻辑“1”表示去炸鸡店；逻辑“0”表示去汉堡店。（2）真值表& FABC（3）用卡诺图化简 AB0C。

5、1第三章 组合逻辑电路练习题及答案3.1 分析图 P3.1 电路的逻辑功能，写出 Y1、 、Y 2 的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。解 BCAYBCA21)(真值表：ABC Y1 Y2000 0 0001 1 0010 1 0011 0 1100 1 0101 0 1110 0 1111 1 1 由真值表可知：电路构成全加器，输入 A、B、C 为加数、被加数和低位的进位，Y 1为“和” ，Y 2 为“进位” 。3.2 图 P3.2 是对十进制数 9 求补的集成电路 CC14561 的逻辑图，写出当COMP=1、Z=0、和 COMP=0、Z=0 时，Y 1Y 4 的逻辑式，列出真值表。2解 （1）COMP=1、Z=0 时，TG 1、TG 3、TG 5 导通，TG 。

6、组合逻辑电路练习题及答案3.1 分析图 P3.1 电路的逻辑功能，写出 Y1、 、Y 2 的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。解 BCAYBCA21)(真值表：ABC Y1 Y2000 0 0001 1 0010 1 0011 0 1100 1 0101 0 1110 0 1111 1 1 由真值表可知：电路构成全加器，输入 A、B、C 为加数、被加数和低位的进位，Y 1为“和” ，Y 2 为“进位” 。3.2 图 P3.2 是对十进制数 9 求补的集成电路 CC14561 的逻辑图，写出当COMP=1、Z=0、和 COMP=0、Z=0 时，Y 1Y 4 的逻辑式，列出真值表。解 （1）COMP=1、Z=0 时，TG 1、TG 3、TG 5 导通，TG 2、TG 4、。