超大规模集成电路设计说明

1、1集成电路的发展过程经历了哪些发展阶段？划分集成电路的标准是什么？集成电路的发展过程: 小规模集成电路(Small Scale IC，SSI) 中规模集成电路(Medium Scale IC，MSI) 大规模集成电路(Large Scale IC，LSI) 超大规模集成电路(Very Large Scale IC，VLSI) 特大规模集成电路(Ultra Large Scale IC，ULSI) 巨大规模集成电路(Gigantic Scale IC，GSI）2超大规模集成电路有哪些优点？1. 降低生产成本VLSI减少了体积和重量等,可靠性成万倍提高,功耗成万倍减少.2.提高工作速度VLSI内部连线很短,缩短了延迟时间.加工的技术越来越精细.电路工作速。

2、2019/6/27,1,第七章 半定制设计模式,清华大学计算机系,2019/6/27,2,1 引 言 实现策略:正向设计和逆向设计。 自动化策略:自动设计、半自动设计和手工设计。,2019/6/27,3,层次式策略,2019/6/27,4,版图结构实现技术,2019/6/27,5,2 门阵列、宏单元阵列及门海 一、门阵列设计模式 母片结构,门阵列设计模式（gate array design style）又称为母片（master slice）法。它预先设计和制造好各种规模的母片，如1000门，3000门，5000门，10000门母片上除其金属连线及引线孔以外的各层图形均是固定不变的，且以阵列形式排列。,2019/6/27,6,母片,2019/6。

3、2020 4 29 1 第四章逻辑设计技术 清华大学计算机系 2020 4 29 2 第一节MOS管的串 并联特性晶体管的驱动能力是用其导电因子 来表示的 值越大 其驱动能力越强 多个管子的串 并情况下 其等效导电因子应如何推导 一 两管串联 2020 4 29 3 设 Vt相同 工作在线性区 将上式代入 1 得 由等效管得 2020 4 29 4 比较 3 4 得 同理可推出N个管子串联使用时 。

4、1、MOS 集成电路的加工包括哪些基本工艺？各有哪些方法和工序？答：（1）热氧化工艺：包括干氧化法和湿氧化法；（2）扩散工艺：包括扩散法和离子注入法；（3）淀积工艺：化学淀积方法：1 外延生长法；2 热 CVD 法；3 等离子 CVD 法；物理淀积方法：1 溅射法；2 真空蒸发法（4）光刻工艺：工序包括：1 涂光刻胶；2 预烘干；3 掩膜对准；4 曝光；5 显影；6 后烘干；7 腐蚀；8 去胶。2、简述光刻工艺过程及作用。答：（1）涂光刻胶：为了增加光刻胶和硅片之间的粘附性，防止显影时光刻胶的脱落，以及防止湿法腐蚀产生侧向腐蚀；（2）预烘干：。

5、2019/9/13,1,第三章 器件设计技术,清华大学计算机系,2019/9/13,2,第一节 引言集成电路按其制造材料分为两大类：一类是Si（硅），另一类是GaAs（砷化镓）。目前用于ASIC设计的主体是硅材料。但是，在一些高速和超高速ASIC设计中采用了GaAs材料。用GaAs材料制成的集成电路，可以大大提高电路速度。目前Si工艺比较成熟。,2019/9/13,3,2019/9/13,4,1、在双极型工艺下 ECL/CML： Emitter Coupled Logic/Current Mode Logic射极耦合逻辑/电流型开关逻辑 TTL：Transistor Transistor Logic 晶体管-晶体管逻辑 ：Integrated Injection Logic 集成。

6、2019/6/27,1,第六章 电路参数计算,清华大学计算机系,2019/6/27,2,第一节 信号传输延迟 数字电路的延迟由四部分组成：门延迟连线延迟扇出延迟大电容延迟 一、CMOS门延迟：门延迟的定义本征延迟,2019/6/27,3,上升时间tr：输出信号波形从“1”电平的10%上升到90%需要的时间。即：V0：10%90%Vdd。 下降时间tf：输出信号波形从“1”电平的90%下降到10%需要的时间。即：V0：90%10%Vdd。 延迟时间td：输入电压变化到50%Vdd的时刻到输出电压变化到50%Vdd时刻之间的时间差。,2019/6/27,4,1、下降时间： 设：输入波形为理想脉冲 Cl上的电压从0.9Vdd。

7、NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 2003NLC to PDF by JK 。

8、VLSI Design 2,3 .1 REN, Tongji Univ., 2014设计指标Design metricsVLSI Design 2,3 .2 REN, Tongji Univ., 2014Fundamental Design Metrics Functionality Cost NRE (fixed) costs - design effort RE (variable) costs - cost of parts, assembly, test Reliability, robustness Noise margins Noise immunity Performance Speed (delay) Power consumption; energy Time-to-marketVLSI Design 2,3 .3 REN, Tongji Univ., 2014Cost of Integrated Circuits NRE (non-recurring engineering) costs Fixed cost to produc。

9、超大规模集成电路分析与设计 VLSI Analysis and Design,主讲： 张冉 Email：zhangran2012gmail.com,教材（I）,书名： 超大规模集成电路设计导论出版社： 清华大学出版社作者： 蔡懿慈，周强 编著,参考教材（II）,CMOS超大规模集成电路设计（第3版）出版社：中国电力出版社作 者： 维斯特（美），哈里斯（美） 超大规模集成电路与系统导论出版社：电子工业出版社作 者： John P. Uyemura Verilog HDL入门（第3版） 出版社：北京航空航天大学出版社作 者：巴斯克（美） Modern VLSI Design: Systems on Chip（3rd Ed）出版社： 辞学出版社作。

10、TJU. ASIC Center-Arnold Shi,1,超大规模集成电路设计专用语言,天津大学电子科学与技术系 史再峰 shizaifengtju.edu.cn,TJU. ASIC Center-verilog2010秋,2,课程介绍,课程名称: 超大规模集成电路设计专用语言 上课时间: 14-19周, 星期一18:3020:05PM 授课地点: 西阶202 实验方式: 个人或分组上机实习 成绩评定: 平时成绩X20% +考试成绩X80% 联系方式: shizaifengtju.edu.cn 课程BLOG: scounix.blog.edu.cn,TJU. ASIC Center-verilog2010秋,3,平时成绩,出勤情况,实验报告,课后作业,TOTAL,TJU. ASIC Center-verilog2010秋,4,参考教材,Verilog。

11、,Lecture 1: Circuits & Layout,1: Circuits & Layout,2,Outline,A Brief History CMOS Gate Design Pass Transistors CMOS Latches & Flip-Flops Standard Cell Layouts Stick Diagrams,1: Circuits & Layout,3,A Brief History,1958: First integrated circuit Flip-flop using two transistors Built by Jack Kilby at Texas Instruments 2010 Intel Core i7 mprocessor 2.3 billion transistors 64 Gb Flash memory 16 billion transistors,Courtesy Texas Instruments,Trinh09 2009 IEEE.,1: Circuits 。

12、Chap 1 绪论,课程内容,Part 1 超大规模集成电路设计导论 CMOS工艺、器件/连线 逻辑门单元电路、组合/时序逻辑电路 功能块/子系统（控制逻辑、数据通道、存储器、总线）Part 2 超大规模集成电路设计方法 设计流程 系统设计与验证 RTL设计与仿真 逻辑综合与时序分析 可测试性设计 版图设计与验证 SoC设计概述,课程参考书,（仅适用于Part 1）中文版 现代VLSI设计系统芯片设计（原书第三版）美韦恩沃尔夫 著科学出版社英文版 Modern VLSI Design: System-on-Chip Design, 3thby Wayne Wolf,该书的前半部分（Chap1-6）,绪 论,1. IC：从设计、制。